VerilogHDL乐曲演奏电路设计Word文件下载.docx
《VerilogHDL乐曲演奏电路设计Word文件下载.docx》由会员分享，可在线阅读，更多相关《VerilogHDL乐曲演奏电路设计Word文件下载.docx（35页珍藏版）》请在冰点文库上搜索。
EDA水平不断提高，设计工具趋于完美的地步。
2.2VerilogHDL语言介绍
VerilogHDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。
被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。
数字系统能够按层次描述，并可在相同描述中显式地进行时序建模[2]。
作为一种通用化的硬件描述语言，VerilogHDL语言具有下述描述能力：
设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。
所有这些都使用同一种建模语言。
此外，VerilogHDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行[3]。
VerilogHDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。
因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。
语言从C编程语言中继承了多种操作符和结构。
VerilogHDL提供了扩展的建模能力，其中许多扩展最初很难理解。
但是，VerilogHDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。
当然，完整的硬件描述语句足以对从最复杂的芯片到完整的电子系统进行描述。
VerilogHDL语言已经成为一种标准的硬件描述语言。
它具有以下特点：
（1）作为一种多用途的硬件描述语言，它具有很好的易学性和易用性。
（2）VerilogHDL语言允许在同一个模块中进行不同抽象层次的描述。
（3）大多数逻辑综合工具都支持VerilogHDL，使得它成为设计人员的一个很好的选择。
（4）所有的制造厂商都提供了VerilogHDL的工艺库，用以支持仿真。
（5）VerilogHDL的程序语言接口拥有强大的功能，允许用户用C语言对部数据结构进行描述[3]。
正是以上优点，使得VerilogHDL语言广泛流行。
下面是verilog的设计流程
Verilog的设计流程图
基本原理
乐曲演奏的原理是这样的：
组成乐曲的每个音符的频率值（音调）及其持续的时间（音长）是乐曲能连续演奏所需的两个基本数据，因此只要控制输出到扬声器的激励信号频率的高低和持续的时间，就可以使扬声器发出连续的乐曲声[4]。
1、音调的控制
频率的高低决定了音调的高低。
音乐的十二平均率规定：
每两个8度音（如简谱中的中音1与高音1）之间的频率相差一倍。
在两个8度音之间，又可分为12个半音，每两个半音的频率比为12√2。
另外，音名A（简谱中的低音6）的频率为440Hz，音名B到C之间、E到F之间为半音，其余为全音[4]。
由此可以计算出简谱中从低音1至高音1之间每个音名对应的频率，如表3.11所示：
表3.11简谱中的音名与频率的关系
音名
频率/Hz
低音1
261.6
中音1
523.3
高音1
1046.5
低音2
293.7
中音2
587.3
高音2
1174.7
低音3
329.6
中音3
659.3
高音3
1318.5
低音4
349.2
中音4
698.5
高音4
1396.9
低音5
392
中音5
784
高音5
1568
低音6
440
中音6
880
高音6
1760
低音7
493.9
中音7
987.8
高音7
1975.5
所有不同频率的信号都是从同一个基准频率分频得到的。
由于音阶频率多为非整数，而分频系数又不能为小数，故必须将计算得到的分频数四舍五入取整。
若基准频率过低，则由于分频比太小，四舍五入取整后的误差较大；
若基准频率过高，虽然误差变小，但分频数将变大。
实际的设计综合考虑这两方面的因素，在尽量减小频率误差的前提下取合适的基准频率[4]。
本例中选取6MHz为基准频率。
若无6MHz的基准频率，则可以先分频得到6MHz，或换一个新的基准频率。
实际上，只要各个音名间的相对频率关系不变，演奏出的乐曲听起来都不会"
走调"
。
本例需要演奏的是梁祝乐曲，该乐曲各音阶频率及相应的分频比如表2所示。
为了减小输出的偶次谐波分量，最后输出到扬声器的波形应为对称方波，因此在到达扬声器之前，有一个二分频的分频器。
表2中的分频比就是从6MHz频率二分频得到的3MHz频率基础上计算得出的。
由于最大的分频系数为9102，故采用14位二进制计数器分频可满足需要。
在表2中，除给出了分频比以外，还给出了对应于各个音阶频率时计数器不同的预置数。
对于不同的分频系数，只要加载不同的预置数即可。
采用加载预置数实现分频的方法比采用反馈复零法节省资源，实现起来也容易一些,如表3.12所示：
表3.12各音阶频率对应的分频比及预置数
分频比
预置数
9102
7281
5111
11272
7653
8730
4552
11831
6818
9565
3827
12556
6073
10310
3409
12974
5736
10647
2867
13516
此外，对于乐曲中的休止符，只要将分频系数设为0，即初始值为2141=16383即可，此时扬声器将不会发声。
2、音长的控制
音符的持续时间必须根据乐曲的速度及每个音符的节拍数来确定。
本例演奏的梁祝片段，最短的音符为4分音符，如果将全音符的持续时间设为1s的话，则只需要再提供一个4Hz的时钟频率即可产生4分音符的时长[4]。
如图3.2所示是乐曲演奏电路的原理框图，其中，乐谱产生电路用来控制音乐的音调和音长。
控制音调通过设置计数器的预置数来实现，预置不同的数值可以使计数器产生不同频率的信号，从而产生不同的音调。
控制音长是通过控制计数器预置数的停留时间来实现的，预置数停留的时间越长，则该音符演奏的时间越长。
每个音符的演奏时间都是0.25s的整数倍，对于节拍较长的音符，如2分音符，在记谱时将该音名连续记录两次即可。
乐曲演奏电路的系统框图
音名显示电路用来显示乐曲演奏时对应的音符。
可以用3个数码管，分别显示高、中、低音的音名，实现演奏的动态显示，十分直观。
在本例中，high[3:
0]、med[3:
0]、low[3:
0]等信号分别用于显示高音、中音、低音音符。
为了使演奏能循环进行，需另外设置一个时长计数器，当乐曲演奏完成时，保证能自动从头开始演奏。
方案实现
由系统框图可以看到本方案分成8个模块。
1）48MHz分频成12MHz波形分频器，源代码和顶层模块如下
//48mhz分成12mhz的分频模块
modulediv_clk12mhz（clk_48mhz,clk_12mhz）;
inputclk_48mhz;
outputclk_12mhz;
regclk_12mhz;
reg[21:
0]t;
always（posedgeclk_48mhz）
if（cnt<
1）t=cnt+1;
//（48mhz/12mhz=4,cnt<
[4/2-1=1]）
elsebegint=0;
clk_12mhz=!
clk_12mhz;
end
endmodule
2）12MHz分频成6MHz波形分频器，源代码和顶层模块如下：
//12mhz分成6mhz的分频模块,提供给song模块
modulediv_clk6mhz（clk_12mhz,clk_6mhz）;
inputclk_12mhz;
outputclk_6mhz;
regclk_6mhz;
regt;
always（posedgeclk_12mhz）
clk_6mhz=!
clk_6mhz;
endmodule
3）12MHz分频成4Hz波形分频器，源代码和顶层模块如下：
//12mhz分成4hz的分频模块,提供给song模块
modulediv_clk4hz（clk_12mhz,clk_4hz）;
outputclk_4hz;
regclk_4hz;
1499999）t=cnt+1;
//（12mhz/4hz=3000000,cnt<
[3000000/2-1=1499999]）
clk_4hz=!
clk_4hz;
4）12MHz分频成1mhz波形分频器，源代码和顶层模块如下：
//12mhz分成1mhz的分频模块,提供给quma模块
modulediv_clk1mhz（clk_12mhz,clk_1mhz）;
outputclk_1mhz;
regclk_1mhz;
5）t=cnt+1;
//（12mhz/1mhz=12,cnt<
[12/2-1=5]）
clk_1mhz=!
clk_1mhz;
5）12MHz分频成1khz波形分频器，源代码和顶层模块如下：
//12mhz分成1khz的分频模块,提供给quma模块
modulediv_clk1khz（clk_12mhz,clk_1khz）;
outputclk_1khz;
regclk_1khz;
5999）t=cnt+1;
//（12mhz/1khz=12000,cnt<
[12000/2-1=5999]）
clk_1khz=!
clk_1khz;
6）song模块源代码和顶层模块如下：
//音乐产生模块
modulesong（clk_6mhz,clk_4hz,speaker,high,med,low,k）;
//模块名为song（端口列表）
inputclk_6mhz,clk_4hz;
inputk;
//定义两个输入端口
outputspeaker;
//定义一个输出端口
output[3:
0]high,med,low;
reg[3:
//定义了3个4位寄存器
reg[13:
0]divider,origin;
//定义了2个14位寄存器
reg[9:
0]counter;
//定义了1个10位寄存器
regspeaker;
wirecarry;
assigncarry=（divider==16383）;
//连续赋值语句
always（posedgeclk_6mhz）
beginif（carry）divider<
=origin;
elsedivider<
=divider+1;
always（posedgecarry）
beginspeaker<
=~speaker;
end//二分频产生方波信号
always（posedgeclk_4hz）
begin
case（{high,med,low}）//分频比预置
'
b1:
origin<
=7281;
//低音3
=8730;
//低音5
b0:
=9565;
//低音6
=10310;
//低音7
=10647;
//中音1
=11272;
//中音2
=11831;
//中音3
=12556;
//中音5
=12974;
//中音6
=13347;
//中音7
=13516;
//高音1
=16383;
//休止符
endcase
always（posedgeclk_4hz）
if（k==0）
if（counter==149）counter<
=0;
//计时，以实现循环演奏
elsecounter<
=counter+1;
case（counter）//记谱
0:
{high,med,low}<
='
b1;
//低音"
3"
1:
//持续4个时钟节拍
2:
3:
4:
5"
5:
//发3个时钟节拍
6:
7:
b0;
6"
8:
//中音"
1"
9:
10:
11:
2"
12:
13:
14:
15:
16:
17:
18:
19:
//高音"
20:
21:
22:
23:
24:
25:
//持续11个时钟节拍
26:
27:
28:
29:
30:
31:
32:
33:
34:
35:
36:
7"
37:
38:
39:
40:
41:
42:
43:
44:
45:
46:
47:
48:
49:
50:
51:
52:
53:
54:
55:
56:
57:
//持续8个时钟节拍
58:
59:
60:
61:
62:
63:
64:
65:
66:
67:
68:
69:
70:
71:
72:
73:
74:
75:
76:
77:
78:
79:
80:
81:
82:
83:
84:
85:
86:
87:
88:
89:
//持续6个时钟节拍
90:
91:
92:
93:
94:
95:
96:
97:
98:
99:
{high,m
升级会员 