定时叫醒器设计报告文档格式.docx
《定时叫醒器设计报告文档格式.docx》由会员分享，可在线阅读，更多相关《定时叫醒器设计报告文档格式.docx（13页珍藏版）》请在冰点文库上搜索。
定时叫醒器设计总体框图
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。
译码显示电路由74LS48和共阴极七段LED显示器组成。
报警电路在实验中可用发光二极管和鸣蜂器代替。
主体电路：
两计数芯片的置数端和清零端分别共用一个开关，开始后，定时叫醒器秒的置数端无效，倒数计时器开始进行倒计时，逐秒倒计到零。
选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。
2、系统方案论证：
分析可知，计数器和控制电路是系统的主要部分。
计数器完成计时功能，而控制电路完成计数器的显示预置数、直接清零、暂停/继续计数、译码显示电路的显示、定时时间到报警等功能。
为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。
在操作直接清零开关时，要求计数器清零。
当显示预置数开关闭合、直接清零开关断开时，控制电路应封锁时钟信号CP，同时计数器完成置数功能，译码器显示电路显示预设值；
当显示预置数开关断开时，计数器开始计数；
当暂停/继续开关拨在暂停位置上时，计时器停止计数，处于保持状态；
当暂停/连续开关拨在连续时，计数器继续递减计数。
3、硬件设计（单元电路的设计、参数计算和器件选择）
3.1秒脉冲发生器
555定时器主要是通过外接电阻R和电容器C构成充、放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和开关管的通断。
用555定时器构成多谐振荡器电路如上图，电路没有稳态，只有两个暂稳态，也不需要外加触发信号，利用电源Vcc通过R3和R4向电容C1充电，使Uc逐渐升高，升到2/3Vcc时，Uo跳变到低电平，放电端导通，这时，电容器C通过电阻R3和D端放电，使Uc下降，降到1/3Vcc时，Uo跳变到高电平，D端截止，电源Vcc又通过R4和R3向电容C1充电。
如此循环，振荡不停，电容器C在1/3Vcc和2/3Vcc之间充电和放电电路。
T=0.7C1（R3+2R4）=1.008s可近似1s，但是电路容易受温度及电阻电容精度影响，误差较大，适用于粗略的场合。
3.274LS192构成减计数器
减法计数器采用74LS192设计，74LS192是十进制同步加法|减法计数器，采用8421BCD码编码，具有直接清零异步置数功能。
输入
输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
×
d
c
b
a
加计数
减计数
图中：
为置数端，
为加计数端，
为减计数端，
为非同步进位输出端。
为非同步借位输出端，P0、P1、P2、P3为计数器输入端，
为清除端，Q0、Q1、Q2、Q3为数据输出端。
由上述74LS192功能表看出，当PL=1时，MR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计数到9（1001），CO端输出进位下降沿跳变脉冲；
当PL=1，MR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计数到0（0000）时，BO端输出借位下降沿跳变脉冲。
由此设计出任意99以内的进制减法计数器，当低位计数器的借位输出端BO输出借位脉冲时，高位计数器材进行减法计数。
当计数到高低位计数器都为0时，高位计数器的借位输出端BO输出借位脉冲，使置数端PL=0,则计数器完成置数置零，在CPD端输入脉冲的作用下，进行下一循环的减法计数。
3.3译码显示模块
用74LS48驱动数码管。
A0－A3译码地址输入端。
BI/RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）LT灯测试输入端（低电平有效）。
RBI脉冲消隐输入端（低电平有效）。
Ya－Yg段输出。
74LS48功能表
3.4报警电路模块
当计数器满预定脉冲，高位计数器U5的TCO端输出低电平，一方面将与非门一个输入端置零，另一方面点亮发光二极管，发出报警信号。
需要说明的是，当输入端置零的时候，74LS192的输入端被封锁，所以数码管显示一直停在00。
3.5控制电路部分
3.5.1清零功能
通过对74LS192的CLR（14号引脚）控制，实现直接清零操作。
3.5.2预置数功能
通过对74LS192的LOAD（11号引脚）控制，实现置数操作。
3.5.3暂停、启动功能
通过对秒脉冲的OUT（3号引脚）端控制，实现暂停、启动功能。
4、调试方法和步骤（主要工作过程及采用的调试手段或方法,包括所用的原理、手段、设备、仪器仪表或软件等。
应用范围及所达到的精度和误差、测试的数据和波形、调试中出现的故障原因及排除方法）
电路仿真（附图说明各部分功能的实现）采用Multisim软件进行仿真，在仿真软件上能用相关的原理，器件仿真去验证一下自己的设计电路。
电路安装完毕后，必须经过调试才能正常工作。
通常采用以下两种调试方法：
1）单元调试：
把电路按照框图上的功能分成若干个单元分别进行调试，然后再完成各个单元电路调试的基础上逐步扩大调试范围，最后进行整个电路的调试。
对于新设计的电路而言，这种方法即便于调试，又能及时发现和解决问题，该方法适用于课程设计。
2）待整个电路安装完毕后，再对电路进行调试，这种方法适用于产品。
调试时需要记录各个部分的测试数据及波形，以便于分析和运行时的参考。
仿真各部分功能的实现
4.1开始状态
当预置数开关调到置数端，处于初始状态，数码管显示24；
4.2置数、启动
当预置数开关调到置数端，数码管显示24；
当预置数开关调到调到高电平端（+5V），数码管显示（24到0跳变）；
4.3暂停、启动
单刀双掷开关A接低电平时为清零状态，当A由低电平转换到高电平时，电路启动，开始计时。
当按下“暂停”按钮（上图），按下“启动”按钮（如下图）。
4.4报警电路
报警电路由三极管构成的放大电路以及蜂鸣器发光二极管组成，当计数器显示到零，蜂鸣器报警，同时二极管点亮。
当数值到0时，蜂鸣器响了，同时发光二极管亮了。
（如上图）
5、调试方案：
5.1、搭建秒脉冲，用示波器检测，调试功能。
5.2搭建任意减计数器，显示减数，调试功能。
5.3搭建报警电路，检测功能，调试功能。
5.4搭建控制电路，检测显示，调试功能。
三、结论
1、本设计主要通过模块化思想，逐步实现设计所需达到的功能要求：
1）时钟模块为减计数提供脉冲信号，从而实现计数器间隔为1秒钟；
2）计数、译码显示模块主要是为了达到能显示减计数功能：
3）报警模块是为了实现当减计数到零时发出光电报警信号；
4）控制模块主要是为了实现计时器的设置预置数、直接清零和暂时/连续功能。
至此，本设计能完成所有任务及要求。
1.2、本设计可设置99以内的任意进制的定时叫醒功能。
可运用于比赛时的倒计时，交通灯的定时切换等场所。
1.3、本设计主要存在秒脉冲的误差问题。
由于秒表模块设计本身的缺陷，以及焊接时细微影响，并不能完全产生1S的脉冲。
改善方案为，可设计秒脉冲产生模块进行分频校准模块，使得输入控制模块的信号尽可能的接近要求的时间。
2、由实验得到的结果所揭示的原理及普遍性;
通过此次电路设计，我们加深了对课本知识的认识理解，对电路设计方法和实际电路连接也有了一定的初步认识。
1）分模块调试电路思想。
有时候是因为粗心大意造成的错误，有时候是因为没有认真看芯片的真值表而造成的，有时候是芯片坏了，或着其他元器件有问题。
分模块调试可方便查找电路出错的地方，缩短调试周期。
分模块的进行整体移植，对其他相关电路可直接用相关模块。
2）提高实践动手能力。
大学中许多的时间都是在学习理论知识，很少参与时间中去，许多的实践经验是我们在课本上学不到的，必须经过这样严格的自己动手，才会从中体会出设计成果的喜悦，理论知识总是要用于实践中才得以升华。
从开发设计一些小规模产品去体会学习开发设计电子产品的设计思路，为以后的工作打下基础。
四、参考文献（按标准格式）
1、模拟电子技术基础，清华大学电子教研组编，高等教育出版社，2006年第4版
2、数字电子技术基础，清华大学电子教研组编，高等教育出版社，2006年第5版
五、附录
1、所用元器件：
器件名称
数量
封装规格
备注
74LS192
2
DIP-16
带底座
74LS48
七段共阴数码管
LEDDIP-10
74LS00
DIP-14
自锁开关
3
8*8MM
六脚
NE555
DIP-8
电阻
贴片
6K//4.7K//2K
电容
1100nF//50nF
三极管
直插
2N3904
精密电位器
VR5
103
5V有源蜂鸣器
LED
单排排针
2（排）
间距2.54MM
2、电原理图
3、PCB图：
升级会员 