数电期末模拟题及答案.doc
《数电期末模拟题及答案.doc》由会员分享,可在线阅读,更多相关《数电期末模拟题及答案.doc(20页珍藏版)》请在冰点文库上搜索。
《数字电子技术》模拟题一
一、单项选择题(2×10分)
1.下列等式成立的是()
A、A⊕1=AB、A⊙0=AC、A+AB=AD、A+AB=B
2.函数的标准与或表达式是()
A、F=∑m(1,3,4,7,12)B、F=∑m(0,4,7,12)
C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)
D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)
3.属于时序逻辑电路的是()。
A、寄存器B、ROMC、加法器D、编码器
4.同步时序电路和异步时序电路比较,其差异在于后者()
A、没有触发器B、没有统一的时钟脉冲控制
C、没有稳定状态D、输出只与内部状态有关,与输入无关
5.将容量为256×4的RAM扩展成1K×8的RAM,需()片256×4的RAM。
A、16B、2C、4D、8
6.在下图所示电路中,能完成逻辑功能的电路有()。
A、B、C、D、
7.函数F=C+AB+,无冒险的组合为()。
A、B=C=1B、A=0,B=0C、A=1,C=0D、B=C=O
8.存储器RAM在运行时具有()。
A、读功能B、写功能C、读/写功能D、无读/写功能
9.触发器的状态转换图如下,则它是:
()
A、T触发器
B、RS触发器
C、JK触发器
D、D触发器
10.将三角波变换为矩形波,需选用()
A、多谐振荡器B、施密特触发器
C、双稳态触发器D、单稳态触发器
二、判断题(1×10分)
()1、在二进制与十六进制的转换中,有下列关系:
(1001110111110001)B=(9DF1)H
()2、8421码和8421BCD码都是四位二进制代码。
()3、二进制数1001和二进制代码1001都表示十进制数9。
()4、TTL与非门输入采用多发射极三极管,其目的是提高电路的开关速度。
()5、OC与非门的输出端可以并联运行,实现“线与”关系,即L=L1+L2
()6、CMOS门电路中输入端悬空作逻辑0使用。
()7、数字电路中最基本的运算电路是加法器。
()8、要改变触发器的状态,必须有CP脉冲的配合。
()9、容量为256×4的存储器,每字4位,共计256字,1024个存储单元。
()10、自激多谐振荡器不需外加触发信号,就能自动的输出矩形脉冲。
三、分析计算题(7×6分)
1、如果的最简与或表达式为是否存在约束条件?
如果存在,试指出约束条件。
2、下图为双4选1数据选择器构成的组合逻辑电路,输入量为A、B、C,输出逻辑函数为F1,F2,试写出F1、F2,逻辑表达式。
3、用一片74138译码器和门电路实现全加器,写出真值表,画出电路图。
4、分析下图所示电路的逻辑功能,并将结果填入下表。
5、电路如下图所示,设起始状态Q2Q1=00,问经过系统时钟信号3个CP脉冲作用后,Q2Q1处于什么状态?
并画出Q2Q1的波形。
6、图示电路是PAL的一种极性可编程输出结构,若要求,试用符号“×”对该电路矩阵进行恰当的编程。
四、设计题(共2小题,1小题12分,2小题8分,共20分)
1、试用正边沿D触发器和门器件设计一个状态转换如0→2→4→1→3的模5同步计数器。
并检查电路的自启动能力。
2、用两片74LS290异步十进制计数器芯片设计一个60进制计数器的电路,画出电路连接图。
附:
74LS290集成芯片功能表
CP
R01
R02
R91
R92
功能
×
1
1
任一为0
清0(QDQCQBQA=0000)
×
任意
1
1
置9(QDQCQBQA=1001)
↓
任一为0
任一为0
计数
五、综合题(8分)
试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器,序列信号为11001101(左位在先),画出电路连线图。
附74LS161四位同步二进制加法计数器芯片功能表。
《数字电子技术》模拟题二
一、单项选择题(2×10分)
1.在下列数据中,数值最小的是()
A、59HB、130OC、1010111BD、100101118421BCD
2.函数的标准与或表达式是()
A、F=∑m(0,1,3,4,7,11,13,15)B、 F=∑m(0,1,6,7,8,9,10,11)
C、F=∑m(0,1,6,7,12,13,14,15)D、F=∑m(0,1,4,7,12,13,14,15)
3.典型的五管TTL与非门,输入端采用多发射极三极管是为了:
A、放大输入信号B、实现或逻辑
C、提高带负载能力D、提高工作速度
4.电路由TTL门电路组成,F的逻辑表达式是()。
A、
B、
C、
D、
5.为实现“线与”的逻辑功能,应选用:
A、与门B、与非门C、传输门D、集电极开路门
6.下列哪类触发器有一次变化现象()。
A、同步RS触发器B、主从JK触发器C、边沿JK触发器D、边沿D触发器
7.集成十进制加法计数器初态为Q3Q2Q1Q0=1001,经过5个CP脉冲后,计数器状态为()
A、0000B、0100C、0101D、1110
8.下面说法错误的是()
A、RAM分为静态RAM和动态RAM
B、RAM指在存储器中任意指定的位置读写信息
C、译码电路采用CMOS或非门组成
9.用容量为16K×8位存储芯片构成容量为64K×8位的存储系统,需()片16K×8位存储芯片,需()根地址线,( )根数据线。
A、4,16,8B、4,14,8C、2,16,8D、2,14,16
10.集成单稳态触发器的暂稳态维持时间取决于()。
A、R、C元件参数B、 所用门电路的传输延迟时间
C、 触发脉冲持续的时间D、 器件本身的参数
二、判断题(1×10分)
()1、8421码和8421BCD码都是四位二进制代码。
()2、二进制数代码1000和二进制代码1001都可以表示十进制数8。
()3、保险库有一把锁,A、B两名经理各有一把钥匙,必须两名经理同时在才能开锁。
用F表示打开保险库锁的状态,F的逻辑表达式为:
()4、TSL门输出有三种状态。
()5、TG门只用于数字信号的传输。
()6、CMOS门电路中输入端悬空作逻辑0使用。
()7、要改变触发器的状态,必须有CP脉冲的配合。
()8、掩膜ROM只能改写有限次。
()9、将三角波变换为矩形波,需选用施密特触发器。
()10、矩形脉冲只能通过自激振荡产生。
三、分析计算题(1-5小题每题8分,6小题10分,共50分)
1、电路如图所示:
(1)、按图直接写出Y的表达式
(2)、根据反演规则写出Y的反函数
(3)、根据对偶规则写出Y的对偶式
(4)、写出Y的最简与或表达式
222
2、组合逻辑电路输入(X、Y、Z)输出(L)波形如图所示,分析该电路的逻辑功能。
并用最少的两输入与非门实现(无反变量输入)
3、已知某触发器的状态转换图,写出此触发器的特性方程,并用D和JK触发器实现它。
4、电路由JK触发器及与非门构成,试写出特性方程、驱动方程和状态方程。
该电路若在K输入处以置0代替Qn,则电路功能是否会改变?
5、图示电路是PAL的一种极性可编程输出结构,若要求,试用符号“×”对该电路矩阵进行恰当的编程。
6、由集成四位比较器74LS85和集成计数器74LS161构成一个定时电路如图所示,Z是信号输出端。
比较器A3A2A1A0预置为1001,计数器的数据输入端DCBA预置为0010,试问:
(1)当Z接在LD端时(RD置1),一个Z脉冲周期内包含多少个时钟脉冲CP?
(2)当Z接在RD端时(LD置1),一个Z脉冲周期内又包含多少个时钟脉冲CP?
简单写出分析过程
四、设计题(10×2分)
2、试用正边沿JK触发器和门器件设计一个模可变同步减计数器。
当X=0时M=3;当X=1时,M=4。
检查电路的自启动能力。
2、用两片74LS290(异步二-五-十进制加计数器)芯片设计一个54进制加计数器,画出电路连接图。
附:
74LS290集成芯片功能表
CP
R01
R02
R91
R92
功能
×
1
1
任一为0
清0(QDQCQBQA=0000)
×
任意
1
1
置9(QDQCQBQA=1001)
↓
任一为0
任一为0
计数
《数字电子技术》模拟题三
一、选择题(2×10分)
1、F=AB+CD的真值表中,F=1的状态有:
()
a、2个b、4个c、6个d、8个
2、在系列逻辑运算中,错误的是:
()
a、若A=B,则AB=Ab、若1+A=B,则1+A+AB=B
A
Z
10k
&
c、A+B=B+C,则A=Cd、都正确
3、双输入CMOS与非门如右图,输出Z为:
()
a、Z=Ab、Z=c、Z=0d、Z=1
4、欲使一路数据分配到多路装置应选用带使能端的:
()
a、编码器b、译码器c、选择器d、比较器
5、JK触发器在CP脉冲作用下,欲使Qn+1=1,则必须使:
()
a、J=1,K=0b、J=0,K=0c、J=0,K=1d、J=1,K=1
6、触发器的状态转换图如下,则它是:
()
a、RS触发器b、D触发器
c、JK触发器d、T触发器
7、将三角波变换为矩形波,需选用:
()
a、施密特触发器b、多谐振荡器
c、双稳态触发器d、单稳态触发器
8、如图所示时序逻辑电路为()。
a、移位寄存器
b、同步二进制加法计数器
c、异步二进制减法计数器
c、异步二进制加法计数器
9、逻辑电路如图所示,当A=“0”,B=“1”时,脉冲来到后触发器( )。
a、置“0”b、保持原状态c、置“1”d、具有计数功能
10、如图所示逻辑电路为()。
a、同步二进制加法计数器
b、异步二进制加法计数器
c、同步二进制减法计数器
d、异步二进制减法计数器
二、判断题(2×10分)
()1、在二进制与十六进制的转换中,有下列关系:
(1001110111110001)B=(9DF1)H
()2、8421码和8421BCD码都是四位二进制代码。
()3、二进制数1001和二进制代码1001都表示十进制数9。
()4、TTL与非门输入采用多发射极三极管,其目的是提高电路的抗干扰能力。
()5、OC与非门的输出端可以并联运行,实现“线与”关系,即L=L1+L2
()6、在具有三组与输入端的与或非门中,当只使用其中的两组与输入端时,余下的一组与输入端应接高电平。
()7、数字电路中最基本的运算电路是加法器。
()8、要改变触发器的状态,必须有CP脉冲的配合。
()9、容量为256×4的存储器,每字4位,共计256字,1024个存储单元。
()10、自激多谐振荡器不需外加触发信号,就能自动的输出矩形脉冲。
三、化简逻辑函数(12分)
1、(6分)用公式法:
2、(6分)用卡诺图法:
四、组合逻辑电路(18分)
1、设有一组合逻辑部件,不知内部结构,测得其输入波形A,B,C与输出波形L如图所示,1)试列写出真值表;2)写出逻辑表达式;3)画出由74138译码器构成逻辑图。
(本大题10分)
2、下图为双4选1数据选择器构成的组合逻辑电路,输入量为A、B、C,输出逻辑函数为F1,F2,试写出F1,F2,逻辑表达式。
(8分)
五、时序逻辑电路(20分)
1.(8分)设负边沿JK触发器的初始状态为0,CP、J、K信号如图所示,试画出Q端的波形。
2、(12分)逻辑电路如图所示,1.写出时钟方程,2.写出驱动方程,3.求解状态方程,4.列写状态表,5.已知C脉冲波形,画出输出,的波形,判断该计数器是加法还是减法?
是异步还是同步?
(设,的初始状态均为“00”)。
(12分)
六、综合题设计(10分)
四位二进制计数器74161的功能表和逻辑符号如下图所示。
1、试说明该器件的各引脚的作用。
2、分别用清零法和置数法和适当的逻辑门构造9进制计数器。
《数字电子技术》模拟题一解答及评分标准
一、单项选择题(2×10分)
1、C 2、D 3、A 4、B 5、D
6、B 7、D 8、C 9、A 10、B
评分标准:
每题2分,做对一个2分,错误不给分。
二、判断题(1×10分)
1、√ 2、× 3、× 4、√ 5、×
6、× 7、√ 8、× 9、√ 10、√
评分标准:
每题1分,做对一个1分,错误不给分。
三、分析计算题(7×6分)
1、,,(3分)要使则F中含有无关项(1分),无关项为:
(3分)。
2、解答如下:
(写对一个3.5分)
3、全加器真值表列出见右图(3分)
Ci-1BiAi
Si
Ci
000
0
0
001
1
0
010
1
0
011
0
1
100
1
0
101
0
1
110
0
1
111
1
1
电路连对4分,其中使能端接对1.5分(每个0.5分),信号输入端接对0.5分,输出接对2分(每个1分)。
4、Y的表达式如下:
写出三态门输出1分,真值表一个1.5分,共6分。
5、输出波形
图中两个T触发器由于信号T=,都是T′触发器。
只要受到时钟脉冲信号的触发,触发器就翻转。
但是第二个触发器的时钟脉冲信号应为CP2=+CP,只有当1=0时,第二个触发器才会随着CP脉冲由0→1,得到上升沿触发而改变状态。
画出的Q1Q2波形如上图(b)所示。
(分析2分)从工作波形图可知,经过系统时钟脉冲信号3个CP脉冲作用后,Q2Q1处于11状态。
(1分),波形画对4分。
6、方案之一:
(4分),编程画对3分。
四、设计题(共2小题,1小题12分,2小题8分,共20分)
1、解:
设计步骤如下:
(1)确定触发器个数K。
K=3,因为状态数N=5,符合2K-1电路状态用Q3Q2Q1表示。
(1分)
(2)列状态转换真值表。
根据D触发器的次态方程,列状态转换真值表,如下表表示。
(3分),各个量填对计0.5分。
状态转换真值表
Q3
Q2
Q1
D3
D2
D1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
0
1
0
0
0
1
0
0
1
0
0
0
1
1
0
(3)求激励输入方程组。
首先要根据状态转换真值表,画D3、D2、D1的卡诺图,然后通过卡诺图化简得到激励输入方程。
D3、D2、D1的卡诺图如下图所示。
经过卡诺图化简得到激励输入方程如下:
驱动方程一个1分,共计3分。
(4)画电路图。
由激励输入方程组,可画电路图如下图所示。
(3分)
(5)检查能否自启动。
首先将非工作状态101,110,111分别代入激励方程D3、D2、D1中,然后根据D触发器次态方程,可知所有的非工作状态都能进入工作状态,即101→001;110→101→001;111→001。
因此电路可以自启动。
(1分)
(6)画完整状态转换图如下图所示。
(1分)
2、连接电路如图所示:
评分标准:
清零端接对各2分,共4分;置位端接对各1分,共2分,CPB接对各0.5分,共1分,高位CPA接对1分。
五、综合题(8分)
解:
由于序列信号的长度N=8,因此首先要将74LS161作为一个模8计数器使用。
(1分)
当74LS161芯片的输入端P、T、、都接高电平“1”时,芯片就是一个模16计数器,QDQCQBQA的状态号从0、1、2直至15。
如果不使用输出端QD,则QCQBQA的状态号从0、1、2直至7。
在这种情况下,芯片就可当作模8计数器使用。
(2分)
设8选1数据选择器的地址信号输入端从高到低为C、B、A,而74LS161芯片的4个数据输出端从高到低为QD、QC、QB、QA。
只需将QA接A,QB接B,QC接C,(2分)
数据选择器的8个数据输入端X0至X7分别接1、1、0、0、1、1、0、1就可以实现设计目的。
(2分)
电路图如下图所示,图中F为序列信号输出端。
(图中D、C、B、A接地,是为了避免干扰信号进入。
)(1分)
序列信号发生器电路图
《数字电子技术》模拟题二参考答案及评分标准
一、单项选择题(2×10分)
1.C 2.D 3.D 4.C 5.D 6.B 7.B 8.C 9.A 10。
A
评分标准:
答对1个记2分,答错不得分。
二、判断题(1×10分)
1.ⅹ 2.√ 3.ⅹ 4.√ 5.√ 6.ⅹ 7.ⅹ 8.ⅹ 9.√ 10。
ⅹ
评分标准:
答对1个记1分,答错不得分。
三、分析计算题(1-5小题每题8分,6小题10分,共50分)
1、
(1)3分
(2)1分
(3)1分
(4)3分
评分标准如上,若方法不同,按结论酌情给分。
2、8分
(1)表达式:
4分
逻辑功能:
判奇电路2分
电路图:
2分
PH
000
001
010
011
100
101
110
111
0
1
1
0
1
1
1
0
若方法不同,按结论酌情给分。
3、8分
(1)状态真植表:
(4分)
(2)特性方程:
(1分)
(3)JK触发器的特性方程:
(1分)
(4)D触发器的特性方程:
(1分)
图(1分)
若方法不同,按结论酌情给分。
4、8分
JK触发器的特性方程:
2分
驱动方程:
2分
状态方程:
2分
若1分
电路功能会改变。
1分
若方法不同,按结论酌情给分。
5、8分
评分标准:
第1行编程3分;第2行编程3分
第3、4行编程1分;第5行编程1分
若方法不同,按结论酌情给分。
6、10分
(1)一个Z脉冲周期内包含8个时钟脉冲CP。
5分
(2)一个Z脉冲周期内又包含9个时钟脉冲CP。
5分
若方法不同,按结论酌情给分。
四、设计题(10×2分)
1、设计题(10分)
(1)状态表:
6分
X
000
001
010
011
100
101
110
111
10
00
01
´´
11
00
01
10
(2)表达式2分
(3)检查自启动能力:
当时,下一个状态为11,
所以电路有自启动能力。
1分
(4)电路图1分
若方法不同,按结论酌情给分。
2、设计题(10分)
按上面连线正确的得满分。
若方法不同,按结论酌情给分。
具体给分步骤如下:
连成100进制得8分,控制信号得2分。
《数字电子技术》模拟题三参考答案
一、选择题(20分)
1、c;2、c;3、d;4、b;5、a;6、b;7、a;8、a;9、d;10、b
二、判断题(20分)
1、Ö;2、´;3、´;4、´;5、´;6、´;7、Ö;8、´;9、Ö;10、Ö。
三、1、(6分)L=ABC
2、(6分)
C
B
A
L
0
0
0
1
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
0
四、1、(10分)
2、(8分)
五、1.(8分)
2.(12分)1)CP0=C,(下降沿触发)CP1=Q0n(下降沿触发)
2)
3)
状态表波形图
功能:
4位二进制异步加法计数器
六、(10分)
1.RD为清零端,异步清零;LD为置数控制端,同步置数;A、B、C、D为置数输入端,A为低位,D为高位;QA、QB、QC、QD为输出端,QA为低位、QD为高位;RCO为输出使能控制端。
2、