数电题库填空题整理复习文档格式.doc
《数电题库填空题整理复习文档格式.doc》由会员分享，可在线阅读，更多相关《数电题库填空题整理复习文档格式.doc（5页珍藏版）》请在冰点文库上搜索。
12十进制数238转换成二进制数是_11101110_；
十六进制数是_EE_。
13．（33）10=（21）16=（100001）2
14.将十进制数45转换成十六进制为（2D）16。
15二进制数A=1011010，B=10111，则A-B=1000011。
16十进制数228转换成二进制数是＿（11100100）2＿；
十六进制数是＿（E4）16＿.
考点2触发器的种类及特征方程重点
1．根据触发器功能的不同，可将触发器分成四种，分别是RS触发器、JK触发器、T触发器和D触发器。
对于上升沿触发的D触发器，它的次态仅取决于CP__上升_沿到达时___D___的状态。
2、D触发器的特征方程为（），JK触发器的特征方程为（），T触发器的特征方程为
RS触发器的特性方程为Qn+1=；
约束方程为_RS=0__。
若将D触发器转换成T触发器，则应令D=
3、对边沿JK触发器，若现态为0时，若要次态为1有K=0，J=1和K=1，J=1两种方法。
3．对边沿JK触发器，若现态为1时，若要次态为1有K=0，J=1和K=0，J=0两种方法。
4．对主从RS触发器，若现态为1时，若要次态为1有R=0，S=1和R=0，S=0两种方法。
5．欲将触发器置为“1”态，应使=1,=0。
6.TTL集成JK触发器正常工作时，其和端应接高电平
考点3A/D装换
1能将模拟信号转换成数字信号的电路，称为A/D；
而将能把数字信号转换成模拟信号的电路称为D/A。
2逐次逼近型ADC的数码位数越多，转换结果越（精确），但转换时间越（长）。
3A/D转换器以输出二进制代码的位数表示分解度的好坏，其位数越多说明量化误差 越小 ，转换精度 越高 。
4．若要求D/A转换器的精度要小于0.25%，至少应选___9_位的D/A转换器。
5、转换精度和转换速度是A/D、D/A转换器的两个最重要的指标
6在A/D转换器中性能最稳定、抗干扰能力最强的是双积分型A/D转换器，而转换速度最快的是并联型A/D转换器。
A/D转换的一般步骤包括采样、保持、量化和编码。
6、对8位D/A转换器，若VREF=8V，当输入数字量为时（01100010）2时，输出电压为-3.062V。
7．4位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为-6.25V。
8、已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于（20）kHz；
完成一次转换所用的时间应小于（50μs）。
考点4TTL门电路
8．在TTL类电路中，闲置输入端可悬空，其等效于接高电平，而CMOS类门电路的闲置输入端绝不允许悬空。
1.除去高、低电平两种输出状态外，三态门的第三态输出称为高阻状态。
8．一个三态门如图1，
当E′=____0______时，Y=。
13.图1所示电路中，Y1＝＿＿；
Y2＝＿＿；
Y3＝＿＿;
Y4＝。
≥1
Y2
&
1
A
B
Y1
◇
VCC
C
Y3
=1
Y4
“1”
＆
D
3.图1.1中G1和G2为三态门，G3为TTL或非门。
若取R=100kΩ，则F=0；
而当R=100Ω时，F=。
图1.1图1.2
4.某计数器状态转换图如图该电路为_五_进制计数器，它有三个无效状态，电路能自启动。
考点5概念题
1、逻辑函数有五种不同的表示方法：
_逻辑函数表达式、_真值表_、卡诺图、_逻辑图__及波形图。
2RAM与ROM
2.1半导体存储器根据存取方式（读写方式）可分为RAM和ROM二种类型
2.2ROM电路主要由存储矩阵、地址译码器、输出缓冲器三部分组成。
只读存储器（ROM）按照数据写入方式特点不同，分成掩模ROM、PROM、EPROM三种。
RAM电路主ROM称为只读存储器，其特点是数据信息一旦存入后，只能读出，不能随意更改，断电后，信息不会丢失。
要由地址译码器、存储矩阵、读/写控制电路（输入/输出电路）部分组成。
．RAM是可读可写的随机存储器，ROM是只读存储器
3、触发_器是时序逻辑电路最基本的部件；
_加法_器是最基本的算术运算部件。
4、移位寄存器既能_存贮__数据，又能完成_移位__功能。
6、数值比较器的比较结果有：
_大于__、_小于___、_等于_。
5数字信号的特点是在时间上和数值上都是断续变化的，其高电平和低电平常用1和0来表示.把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作正逻辑赋值。
组合逻辑电路不存在输出到输入的_反馈_通路，因此其输出状态不影响输入状态。
在逻辑电路中，三极管通常工作在饱和和截止状态。
3、基本逻辑运算有与、或、非三种。
7．半加器和全加器有何不同：
半加器做加位时不考虑来自低位的进位，而全加器做加位时考虑来自低位的进位。
8常用的七段数码显示器有发光二极管（LED）显示器和液晶显示器（LCD）显示器两种。
9将BCD码翻译成十个对应输出信号的电路称为4位BCD码译码器，它有4个输入端，10输出端。
时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电
数字电路按照是否有记忆功能通常可分为两类：
组合逻辑电路、时序逻辑电路
6其他类型
1卡诺图中_相邻_项只有一个因子不同，同时_两__个_相邻_项可以合并为一项，并消去__一___个因子。
2．卡诺图中相邻项只有一个因子不同，同时2n个相邻项项可以合并为一项，并消去n个因子。
1.n个变量的逻辑函数有__2n___个最小项，任意两个最小项的乘积为__0
2.逻辑函数，它的反函数表达式为=。
3.对于4变量逻辑函数（变量为AB、C、D），其最小项m6的表达式为过。
4.函数的最小项之和形式是。
5.逻辑变量的异或表达式为：
。
6若各门电路的输入均为A和B，且A=1，B=0；
则与非门的输出为___1___，或非门的输出为__0___，同或门的输出为__0__。
12.把高电压作为逻辑0，低电平作为逻辑1的赋值方法称作负逻辑赋值。
一种电路若在正逻辑赋值时为与门，则在负逻辑赋值时为或非门
2两个M进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲，此计数器组成_M2_进制计数器。
两个N进制计数器，第一个高位接第二个的时钟端，第一个时钟端输入计数脉冲组成___N2____进制计数器
3、施密特触发器有
（2）个稳定状态.，多谐振荡器有（0）个稳定状态。
4、已知Intel2114是1k×
4位的RAM集成电路芯片，它有（10）条地址线，（4）条数据线。
6、有一八位倒T型电阻网络DAC，已知=10V，当输入10000000时输出的电压值为（5）V。
5．单稳态触发器有两个工作状态暂态和稳态，其中暂态是暂时的
7．多谐振荡器是一种波形产生电路，它没有稳态，只有两个暂稳态。
2.若用触发器组成某六进制加法计数器，需要＿3＿个触发器，有＿2＿个无效状态。
6．若要构成七进制计数器，最少用3个触发器，它有4个无效状态。
4.当数据选择器的数据输入端的个数为16时，则其地址码选择端应有4位。
7.两片中规模集成电路16进制计数器串联后，最大计数容量为256。
8.三位二进制编码器有＿8＿个输入端；
3个输出端。
五位二进制译码器有＿5＿个输入端；
＿32＿个输出端。
四位二进制编码器有16个输入端；
4个输出端。
5.有6条地址线和8条数据线的存储器有512个存储单元。
6.单稳态触发器有一个稳态和一个暂稳态，在触发脉冲作用下，它由稳转换到暂稳态，在暂稳态停留一段时间后，又自动返回到稳态。
1．存储器的存储容量是指存储单元的数目。
某一存储器的地址线为A14～A0，数据线为D3～D0，其存储容量是32K×
4位。
5．为了构成8K×
32bit的RAM，需要4块2K×
8bit的RAM，地址线的高2位作为地址译码的输入。
6某EPROM有8位数据线，13位地址线，则其存储容量为213×
8（64KB）位。
1、一个译码器若有100个译码输出端，则译码器地址输入端至少有_7_个。
8、一个容量为256×
4位的静态RAM，它的地址线为8条。
6.要构成17进制计数器最少需要5个触发器。
7．由555定时器构成的单稳触发器，输出脉宽TW≈1.1RC。
8．对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为1个周期。
4．一个存储容量为4K×
8的存储器，地址线有12条，数据线有8条。
升级会员 