数字电子技术期末考试题库经典.docx

数字电子技术期末考试题库经典.docx

《数字电子技术期末考试题库经典.docx》由会员分享，可在线阅读，更多相关《数字电子技术期末考试题库经典.docx（20页珍藏版）》请在冰点文库上搜索。

数字电子技术期末考试题库经典

数字电子技术期末考试题库（经典）

《电子技术基础1》题库

出题人：

龙立钦；

考试班级：

31701~31713班；

层次：

高职

审核人：

谢忠福

一、填空题〔每题2分，共20分〕

1、〔56〕10=（）2。

2、〔23.125〕10=（）2。

3、〔0.8125〕10=〔〕8。

4、〔0.8125〕10=〔〕16。

5、〔44〕10=〔〕16。

6、（1100.01）2＝（）10。

7、〔1110111〕2=〔〕10。

8、〔1000010〕2=〔〕8。

9、（101010）2=（）16。

10、〔1011010010.1〕2=〔〕16。

11、（52.2）8=（）16。

12、Qn是输入信号之前的状态，叫。

13、Qn+1是输入信号之后的状态，叫。

14、TTL门电路与CMOS门电路相比较,门电路抗干扰性较强。

15、“异或〞门的逻辑功能是两输入相同出0，两输入相异出。

16、构成寄存器的基本单元是。

17、JK触发器的特征方程是。

18、将JK触发器转换为T’触发器的方法是。

19、同步D触发器当CP=时，触发器状态坚持不变。

20、如果LED7段显示器的abcdefg为1111110，则显示的是。

21、组合逻辑电路的各输出只与各输入的即时状态有关，即没有功能。

22、要实现翻转功能，必须选用触发器。

23、触发器具有2个稳定的状态，分别代表所存储的二进制信息是。

24、二进制数：

1+1=。

25、逻辑代数：

1+1+1=。

26、逻辑代数：

A+1=。

27、逻辑代数：

A+A=。

28、逻辑代数：

A·A=。

29、逻辑代数：

=

A。

+A

30、逻辑代数：

=

A。

B

?

BD

31、是门的逻辑表达式。

32、BA

A+的反函数是。

B

33、汲取定理=。

34、时序电路的次态输出不仅与即时输入有关，而且还与有关。

S时，触发器输出为状态。

35、由两个与非门构成的基本RS触发器，当输入端1=

R，1=

36、含有触发器的组合逻辑电路称为。

37、在实际的数字电路中，高电平为3.5V左右，低电平V左右。

38、逻辑代数的基本运算有三种。

39、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和时序电路。

40、同步D触发器只有置两种功能。

41、同步D触发器是CP=期间有效。

42、计数器属于逻辑电路。

43、数据选择器属于逻辑电路。

44、编码器属于逻辑电路。

45、寄存器属于电路。

46、时序逻辑电路一般由组合逻辑电路和电路两部分组成。

47、触发器属于逻辑电路。

48、必须要数码管显示0～9，则输入要位二进制代码。

49、依据逻辑功能的不同特点，通常把数字电路分为组合逻辑电路和两种。

50、能够实现二进制加法运算的逻辑电路称为。

二、单项选择题〔每题2分，共20分〕1、=〔〕。

A、B、C、D、2、=〔〕。

A、B、C、D、3、AA+=〔〕。

A、0

B、1

C、A

D、A4、=?

AA〔〕。

A、0

B、1

C、A

D、A5、=?

+?

+AAA10〔〕。

A、0

B、1

C、A

D、A6、AB+AC＝AB+AC+〔〕。

A、AC

B、B

CC、AC

D、BC7、在以下逻辑电路中，不是组合逻辑电路的是〔〕。

A、译码器

B、数据比较器

C、计数器

D、半加器8、在以下逻辑电路中，不是组合逻辑电路的是〔〕。

A、译码器；

B、编码器；

C、寄存器；

D、全加器；9、以下电路中，属于时序逻辑电路的是〔〕。

A、译码器

B、编码器

C、寄存器

D、数据选择器10、“输入相同，输出为1；输入相异，输出为0〞的逻辑关系是〔〕。

A、或非关系B、同或关系C、与非关系D、异或关系11、三位二进制计数器数能同时储存数据个数〔〕。

A、3个

B、4个

C、6个

D、8个12、八路数据分配器，其地址输入端有〔〕。

A、3个

B、4个

C、6个

D、8个13、制定一个同步10进制计数器，至少必须要触发器的个数为〔〕。

A、3个B、4个C、6个D、8个14、函数F（A,B,C）的最小项个数为〔〕。

A、3个

B、4个

C、6

D、8个15、D触发器的触发输入端的个数为〔〕。

A、四个

B、一个

C、二个

D、三个

16、把一个三进制计数器和一个四进制计数器串联起来，构成新计数器的进制为〔〕。

A、三进制B、四进制C、七进制D、十进制二17、n个变量组成的最小项的个数为〔〕。

A、n个

B、n+1个

C、2n个

D、2n+1个18、四个逻辑变量A、B、C、D组成的最小项DCBA的编号是〔〕。

A、m5B、m10C、m11D、m1519、函数F（A,B,C）中，符合逻辑相邻的是〔〕。

A、A

B和ABB、AB

C和ABC、ABC和ABC

D、ABC和ACB20、R-S型触发器不具有的功能是〔〕。

A、坚持

B、翻转

C、置1

D、置0

21、与非门构成的基本RS触发器，当S=1，R=0时，其输出状态为〔〕。

A、0B、1C、不定D、由1变022、RS触发器的约束条件是〔〕。

A、RS=1

B、RS=0

C、R+S=0

D、R+S=123、与主从RS触发器相比较，主从JK触发器的主要特点是〔〕。

A、克服了空翻

B、采纳较窄的脉冲触发

C、避免状态不稳定

D、抗干扰能力强24、主从JK触发器在CP=1期间触发信号多次发生变化，主触发器输出状态将〔〕。

A、随着变化B、为1C、为0D、不会改变

25、要使JK触发器在时钟脉冲作用下，实现输出nnQQ=+1，则输入端信号应为〔〕。

A、J＝K＝0B、J＝K＝1C、J＝1，K＝0D、J＝0，K＝126、T触发器的输出状态的改变是在CP脉冲的〔〕。

A、上升沿

B、下降沿

C、高电平

D、低电平27、D触发器转换成的T触发器其输出状态变化是在CP脉冲的〔〕。

A、下降沿到来B、上升沿到来C、低电平D、高电平28、D触发器的状态方程是〔〕。

A、Qn+1=D

B、DQn=+1

C、

DQn=D、Qn=D29、七段显示译码器的输出Ya～Yg为1101101时可显示数〔〕。

A、9B、5C、2D、030、集成显示译码器74LS48采纳的数码管的段数为〔〕。

A、五段

B、六段

C、七段

D、八段31、“TTL电路〞的含义是〔〕。

A、PMOS管与NMOS管组成的互补电路

B、二极管-三极管逻辑门电路

C、三极管-三极管逻辑门电路

D、二极管-二极管逻辑门电路32、“CMOS电路〞的含义是〔〕。

A、PMOS管与NMOS管组成的互补电路

B、二极管-三极管逻辑门电路

C、三极管-场效应管逻辑门电路

D、二极管-二极管逻辑门电路33、COMS集成门电路多余输入端不应〔〕。

A、接高电平

B、接低电平

C、悬空

D、并联使用34、同步时序逻辑电路是指电路的〔〕。

A、所有触发器的状态在同一随时发生变化

B、各信号必须同步输入

C、输出与输入同步

D、各触发器与门电路同步工作35、二进制编码器的作用是〔〕。

A、用二进制数码表示不同的信号

B、用十进制数码表示二进制数码

C、用十进制数码表示不同的信号

D、用十进制数码表示十六进制数码36、“输入有1，输出为0；输入全0，输出为1〞的逻辑关系是〔〕。

A、或非关系B、同或关系C、与非关系D、异或关系37、“输入相同，输出为0；输入相异，输出为1〞的逻辑关系是〔〕。

A、或非关系B、同或关系C、与非关系D、异或关系38、不能消除竞争冒险的方法是引入〔〕。

A、封锁脉冲

B、选通脉冲

C、冗余项

D、滤波电容39、为消除A变量引起的竞争冒险，应将AB+AC增加项〔〕。

A、ACB、BCC、ACD、BC40、十进制数〔36〕10的余3码是〔〕。

A、01101001

B、00110110

C、11000011

D、1010101141、〔24〕10+〔22〕10的8421BCD码是〔〕。

A、01101001

B、00100001

C、01000110

D、1000010042、以下不属于有权码的是〔〕。

A、余3码

B、8421码

C、5421码

D、2421码43、二进制代码〔000101000110〕8421BCD表示的数是〔〕。

A、（001001000110）2

B、（10010010）2

C、（146）8

D、（146）1644、以下各数中，最大的是〔〕。

A、（86）10

B、（1010111）2

C、（56）16

D、（126）845、以下各数中，最大的是〔〕。

A、（175）10

B、（10101101）2

C、（AD）16

D、（255）846、设A、B均为逻辑变量，则以下逻辑关系正确的是〔〕。

A、BA?

=ABB、BABA+=+C、BBAA=+?

）（D、ABABA=+?

+）（）（47、以下门电路中，能够进行线与连接的是〔〕。

A、与门

B、与或非门

C、OC门

D、三态门48、以下逻辑符号中，异或门电路是〔〕A、

B、

C、

D、49、发光二极管数码管又称为〔〕。

A、LCD数码管

B、LED数码管

C、MOS数码管

D、CMOS数码管

50、只有当决定一件事的几个条件全部不具备时，这件事才会发生，这种逻辑关系为〔〕。

A、与B、与非C、或D、或非

三、推断题〔正确的在括号内记“√〞，错误的记“×〞；每题2分，共20分〕

1、时序逻辑电路是一种在任意随时的输出只取决于该随时的输入信号，并与电路原状态有关的电路。

2、异步时序电路是指各触发器状态不在同一随时发生变化。

〔〕

3、组合逻辑电路的输入端和输出端可以为1个，也可以为多个。

〔〕

4、异或门的逻辑功能是：

两个输入信号取值相同输出1，不同输出0。

〔〕

5、同或门和异或门的逻辑表达式互为反函数。

〔〕

6、要显示13，必须要4位二进制数。

〔〕

7、TTL集成门电路容易受静电感应击穿。

〔〕

8、双向移位寄存器中的数码能够左右移位。

〔〕

9、10的二进制是1000。

〔〕

10、二位二进制译码器有有两种不同的输出状态〔〕11、D/N转换是将模拟量转换成数字量。

〔〕

12、输入是3位二进制代码，LED7段显示器可以显示0～9。

〔〕13、用或非门可以实现3种基本的逻辑运算。

〔〕14、AA=+1。

〔〕

15、在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。

〔〕16、多个三态门电路的输出可以直接并接，实现逻辑与。

〔〕

17、时钟触发器仅当有时钟脉冲作用时，输入信号才干对触发器的状态产生影响。

〔〕

18、逻辑符号为非门电路符号。

〔〕

19、时序图、状态转换图和状态转换表可用来描述同一时序逻辑电路的逻辑功能，它们之间可互相转换。

20、一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。

21、有n个变量，可组成2n-1个最小项。

〔〕22、有n个变量，可组成2n个最小项。

〔〕

23、卡诺图画圈合并最小项时，每个圈所包涵的方格数必须为2n-1个。

〔〕24、A、B两个变量组成的最小项只有AB、AB。

〔〕25、A、B、C三个变量组成的最小项共用8个。

〔〕26、BDA和AC都是函数F（A,B,C,D）最小项。

〔〕27、卡诺图中，两个相邻的最小项至少有一个变量互反。

〔〕

28、将函数的真值表中函数为0的那些最小项相加，便是函数的最小项表达式。

〔〕29、组合逻辑电路具有记忆功能。

〔〕30、加法器属于组合逻辑电路。

〔〕31、译码器没有记忆功能。

〔〕32、编码器和译码器属于时序逻辑电路。

〔〕

33、基本RS触发器在触发信号同时作用期间，其输出状态不定。

〔〕34、RS触发器具有记忆功能。

〔〕35、触发器没有记忆功能。

〔〕36、触发器属于组合逻辑电路。

〔〕37、寄存器属于组合逻辑电路。

〔〕

38、在同步RS触发器中，不同意R和S同时为1。

〔〕39、同步RS触发器是CP=1期间有效。

〔〕

40、同步RS触发器只有在CP信号到来后，才依据RS信号的变化来改变输出的状态。

〔〕41、主从RS触发器是CP上升沿有效。

〔〕42、同步D触发器只有置1功能。

〔〕

43、假设D触发器的输入D=1，则当CP到来后其输出Q=1。

〔〕44、JK触发器具有置1、置0、坚持、翻转功能。

〔〕45、JK触发器的输出状态是在CP脉冲前沿到来时发生变化。

〔〕46、JK触发器可以直接当成RS触发器使用。

〔〕47、BCBAY+=会产出竞争冒险。

〔〕48、CBADCAY+=会产生竞争冒险。

〔〕

49、CBACY+=消除竞争冒险，只必须要加上冗余项AB。

〔〕

50、ACCBY+=消除竞争冒险，只必须要加上冗余项CB。

〔〕

四、简答题〔每题10分，共20分〕

1、组合逻辑电路的基本分析方法是什么？

2、组合逻辑电路的基本制定方法是什么？

3、触发器必须具备什么条件？

4、已知D触发器的时钟脉冲CP及输入端D的波形如图4－4所示，试画出Qn+1的波形〔设Qn=0，CP下降沿触发〕。

图4－4

5、利用卡诺图化简F（A,B,C,D）=Σm（0,2,3,6,7,8,10,11,13,15）至最简与非式。

6、利用卡诺图化简Y（A,B,C,D）=Σm（0,1,2,5,6,7,8,9,11,14,15）为最简与非式。

7、用卡诺图法把逻辑函数Y〔A,B,C,D〕=Σm（0,1,2,3,6,8,）+Σd（10,11,12,13,14,15）化简为最简与或表达式。

8、用卡诺图法把逻辑函数Y〔A,B,C,D〕=Σm（0,1,2,4,12,14）+Σd（5,6,7,8,9,10）化简为最简与或表达式。

9、用公式法将逻辑函数CBACBABAF+?

+=，化为最简的“与或〞表达式。

10、化简逻辑函数CBBCBAACY+++=五、综合题〔每题20分，共20分〕

1、写出如图5-1所示电路的逻辑表达式，并说明电路的功能。

图5-1

2、写出如图5-2所示电路输出信号的逻辑表达式，并列出真值表。

图5-2

3、用与非门制定一个举重裁判表决电路。

设举重比赛有3个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。

只有当两个或两个以上裁判判定成功，并且其中有一个为主裁判时，说明成功的灯才亮。

4、某工程进行检测验收，在４项验收指标中，A、B、C三项指标多数合格则验收通过，但前提条件是D项的指标必须合格，否则检测验收不予通过。

试用与非门制定一个能满足此要求的组合逻辑电路。

5、现有一JK触发器如图5－5所示，请转换为D触发器。

图5－5参照答案：

一、填空

1、111000

2、10111.001

3、0.64

4、0.D

5、2C

6、12.25

7、107

8、102

9、2A

10、2D2.8

11、2A.4

12、现态

13、次态

14、CMOS

15、1

16、触发器

17、

18、置J=1，K=1

19、0

20、0

21、存储记忆

22、JK

23、0,1

24、10

25、1

26、1

27、A

28、A

29、1

30、0

31、同或

32、

33、A+B

34、原来的状态

35、坚持

36、时序电路

37、0.3

38、与、或、非

39、异步

40、0、1

41、1

42、时序

43、组合

44、组合

45、时序

46、存储

47、时序

48、4

49、时序逻辑电路

50、加法器

二、单项选择题

1、B

2、C

3、B8、C

9、C

10、B

11、D

12、A

13、B

14、D

15、B

16、D

17、C

18、C

19、C

20、B

21、B

22、B

23、A

24、D

25、B

26、B

27、B

28、A

29、C

30、C

31、C

32、A

33、C

34、A

35、A

36、A

37、D

38、D

39、D

40、A

41、C

42、A

43、B

44、B

45、A

46、D

47、C

48、B

49、B

50、D

三、推断题〔正确的在括号内记“√〞，错误的记“×〞。

〕

1、√

2、√

3、√

4、×

5、√

6、√

7、×12、×

13、√

14、×

15、×

16、×

17、√

18、×

19、√

20、√

21、×

22、√

23、×

24、×

25、√

26、×

27、×

28、×

29、×

30、√

31、√

32、×

33、×

34、√

35、×

36、×

37、×

38、√

39、√

40、√

41、×

42、×

43、√

44、√

45、×

46、√

47、√

48、×

49、√

50、×

四、简答题

1、组合逻辑电路的基本分析方法是什么？

答：

〔1〕由逻辑图写出逻辑表达式；

〔2〕化简及变幻；

〔3〕列真值表；

〔4〕电路逻辑功能描述。

2、组合逻辑电路的基本制定方法是什么？

答：

〔1〕确定输入、输出变量；

〔2〕列真值表；

〔3〕写表达式〔化简及变幻〕；

〔4〕画逻辑图。