八路定时电路的论文Word格式.docx
《八路定时电路的论文Word格式.docx》由会员分享，可在线阅读，更多相关《八路定时电路的论文Word格式.docx（8页珍藏版）》请在冰点文库上搜索。
原理及设计：
该部分主要由555定时器秒脉冲产生电路、4511译码电路和2个7段数码管即相关电路组成。
具体电路如图所示。
通过译码电路4511显示到数码管上，
（1）抢答器电路
电路锁存器4013来完成。
该电路主要完成两个功能：
一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；
二是禁止其他选手按键，其按键操作无效。
工作过程：
开关S置于"
清除"
端时，RS触发器的R、S端均为0，4个触发器输出置0，当开关S置于"
开始"
时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经RS锁存后，CTR=1,RBO=1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。
此外，CTR＝１，使4532优先编码工作标志端＝１，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，4532的此时由于仍为CTR＝１，使优先编码工作标志端＝１，所以4532仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。
接通电源后，主持人将开关拨到"
清零"
状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；
主持人将开关置;
状态，宣布"
抢答器工作。
定时器倒计时。
选手在定时时间内抢答时，抢答器完成：
优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"
和"
状态开关设计任务及系统功能简介
1.基本功能：
（1）抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。
（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，在DPY_7-SEG七段数码管上显示选手号码。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
2.扩展功能：
（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动"
键后，定时器进行减计时。
（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
在这段（30秒）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
三、方案论证与比较：
与普通抢答器相比，本作品有以下几方面优势：
1、具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。
2、具有定时功能，在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权。
3、30秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答。
四、总体设计思路：
任务与要求：
1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。
2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3.抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示。
4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00.
五各单元部分电路设计如下：
该电路完成两个功能：
一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；
二是禁止其他选手按键操作无效。
端时，RS触发器的端均为０，４个触发器输出置０，使4532的＝０，使之处于工作状态。
当开关S置于"
时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），4532的输出经RS锁存后，1Q=1,=1,4532处于工作状态，４Q３Q２Q=101,经译码显示为"
５"
。
此外，1Ｑ＝１，使45ls32＝１，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，4532的此时由于仍为１Ｑ＝１，使＝１，所以4532仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将Ｓ开关重新置“清除”然后再进行下一轮抢答。
4532为８线－３线优先编码器.
CD4532，其引脚图如图
（1）所示：
图
（1）CD4532引脚图
其中：
D0～D7为数据输入端，EI为控制端，Q0～Q2为输出端，VDD接电源VSS接地端，Gs、Eo为功能扩展端。
CD4532的真值表如图
（2）所示：
图
（2）CD4532真值表
在电路中由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用十进制同步加减计数器40ls192进行设计.如下：
40192递减计数器
计数器选用中规模集成电路CD40l92进行设计较为简便，CD40l92是十进制可编程同步加／减计数器，它采用8421码二—十进制编码，并具有直接清零、置数、加／减计数功能。
图11-2是CD40l92的管脚排列图，图11-3是时序波形图。
图中CPU、CPD分别是加计数、减计数的时钟脉冲输入端（上升沿有效）。
是异步并行置数控制端（低电平有效），
、
分别是进位、借位输出端（低电平有效），R是异步清除端（清零），D4～D1是并行数据输入端，Q4～Q1是输出端。
CD40l92的功能表见表11-1所示。
CD40l92的工作原理是：
当
=l，R=0时，若时钟脉冲加入到CPU端，且CPD=1，则计数器在预置数的基础上完成加计数跳变脉冲；
当加计数到9时，
端发出进位下跳变脉冲。
若时钟脉冲加入到CPD端，且CPU=1，则计数器在预置数的基础上完成减计数功能，当减计数到0时,
端发出借位下跳变脉冲。
由CD40l92构成的三十进制递减计数器如图11-4所示，其预置数为N=（00110000）8421BCD=（30）l0。
它的计数原理是：
只有当低位
1端发出借位脉冲时，高位计数器才作减计数。
当高、低位计数器处于全零，且CPD为0时，置数端
2=0，计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器再次进入下一循环减计数。
表11-1CD40l92的功能表
CPU
CPD
R
操作
×
置数
↑
1
加计数
减计数
清零
表11-2CD40l92的功能测试
计数脉冲
Q4
Q3
Q2
Q1
2
3
4
5
6
7
8
9
10
2）时序控制电路
时序控制电路是抢答器设计的关键，它要完成以下三项功能：
①主持人将控制开关拨到"
位置时，抢答电路和定时电路进入正常抢答工作状态。
②当参赛选手按动抢答键，抢答电路和定时电路停止工作。
③当设定的抢答时间到，无人抢答时，这时抢答电路和定时电路停止工作。
根据上面的功能要求2，设计的时序控制电路。
门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制4532的输人使能端。
工作原理是：
主持人控制开关从"
位置拨到"
位置时，来自于图11、2中的40ls192的输出1Q=0，经G3反相，A＝1，则时钟信号CP能够加到40LS192的CPD时钟输入端，定时电路进行递减计时。
同时，在定时时间未到时，则"
定时到信号"
为1，门G2的输出=0，使74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，1Q＝1，经G3反相，A＝0，封锁CP信号，定时器处于保持工作状态；
同时，门G2的输出=1，4532处于禁止工作状态，从而实现功能②的要求。
当定时时间到时，则"
为0，=1，4532处于禁止工作状态，禁止选手进行抢答。
同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。
六、系统的组装与调试及测试方法：
3块实验电路板分别做成数字抢答器电路、可预置时间的定时电路、时序控制电路，根据仿真电路及工程上的可操作性布置芯片、元件、导线等。
插上电源，用万用表测其元件所对应的值。
七、仪器：
1.集成电路45321片，40132片，45113片，40LS1922片，NE5551片，40112片。
2.电阻680Ω21个，2KΩ9个，10kΩ1个，1kΩ1个，68kΩl个。
3.电容0.1uF1只，10uf1只。
4.其它：
发光二极管1只，共阴极显示器3只。
升级会员 