简易数字频率计数器的课程设计报告.docx
《简易数字频率计数器的课程设计报告.docx》由会员分享，可在线阅读，更多相关《简易数字频率计数器的课程设计报告.docx（18页珍藏版）》请在冰点文库上搜索。
简易数字频率计数器的课程设计报告
题号
一、实物
二、课程设计论文
总分
满分
50
30
20
20
60
20
100
评分依据
电路
设计
电路的调试及工作情况
回答
问题
论文规范性
设计原理简述及原理图
测试结果及分析
得分
总分=实物*50%+课程设计报告书*50%。
第一章引言
电子工程师经常需要测量频率，时间间隔，相位和对事件计数，精确的测量离不开频率计数器或其他同类产品，如电子计数器和时间间隔分析仪。
频率计数器，是一种专门对被测信号频率进行测量并用数字显示的频率测量仪器。
它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
其最基本的工作原理为：
当被测信号在特定的时间段T内的周期个数为N时，则被测信号的频率f=N/T。
频率计数器主要由四个部份构成：
时基（T）电路、输入电路、计数显示电路以及控制电路。
在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、操作之后形成特定周期的窄脉冲，送到主门的一个输入端。
主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。
在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。
衡量频率计数器主要指标是测量范围、测量功能、精度和稳定性，这些也是决定价格高低的主要依据。
1.1设计要求
一、设计一个简易的数字频率计数器。
1、频率测量范围：
1～9999Hz；
2、可输入的被测信号的波形：
正弦波、方波、以及三角波中任意一种波形；
2、输入电压幅度：
300mV～5V；
4、显示方式：
四位数码管LED显示；
5、测量误差≤±0.1%。
1.2系统概述
该频率计的测频范围0Hz～9999Hz，测量的电压范围为300mV～5V，该电路大致可分为模拟和数字两个部分：
模拟部分包括信号放大电路、信号整形电路；数字部分包括计数电路、显示电路、时基信号发生电路与计数器与锁存器控制电路等。
该电路设计的整体思路就是将交变的模拟信号转换为数字信号，然后实现频率的计算。
当在该电路的输入端输入变化的模拟信号时，通过由比较器组成的整形电路进行整形。
此时该部分输出的信号就变成了规则的数字脉冲信号，最后通过数字电路来实现计数功能。
整形过后数字信号就可以通过计数器等数字电路来处理。
计数器与显示电路相连。
即可显示所测的频率。
其中时基信号发生电路的作用是产生一秒钟脉宽的时基信号，来控制计数器实现一秒钟的计数，同时时基信号还控制锁存电路，当计数结束后及时锁存数据以实现稳定的显示。
第二章设计方案分析与论证
2.1算法设计
频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图2.1所示的算法。
图2.2是根据算法构建的方框图。
图2.1
在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。
该闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。
测量频率的误差与闸门信号的精度直接相关所以这里我们采用误差很小的晶振分频电路来产生1s的闸门信号。
2.2整体方框图以及工作原理
交流电信号或脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。
用数学模型可表示为：
f=N/t
式中f——频率。
N——电振动次数或脉冲数。
t——产生N次电振动或脉冲所需要的时间。
首先必须把各种被测信号通过放大整形电路，使其成为规矩的数字信号，以便于计数器计数。
实现频率测量的另一必备环节是时基电路。
所谓时基电路，就是产生时间标准信号的电路装置。
通常要求精确稳定，所以采用32.768KHz石英晶体振荡器做成标准时间信号发生器。
通过分频之后可以的到一定宽度的砸门信号。
系统结构框图如图（图2.1）所示被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s信号结束时闸门关闭，停止计数。
根据公式得被测信号的频率f=NHz
图2.2系统结构框图
输入电路：
由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
频率测量：
被测信号经过整形之后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号主要由32.768KHz的晶振构成一个较稳定的震荡电路，经整形分频后，产生一个标准的时基信号，作为闸门的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟个数，这样就达到了测量的目的。
计数显示电路：
在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：
控制电路里面要产生计数清零信号和锁存控制信号。
控制电路工作波形示意图。
其工波形图见附录一。
第三章单元电路设计
3.1时基信号产生电路：
方案一、NE555定时器组成的多谐振荡器
采用NE555组成的多谐振荡器其电路图见图3.1.1所示
图3.1.1
接通电源后，电容被充电，当Vc上升到（2/3）Vcc时，使Vo为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，Vc下降。
当Vc下降到（1/3）Vcc时Vo翻转为高电平。
电容器C放电所需的时间为
当放电结束时，T截止，Vcc将通过R1、R2向电容C充电，Vc上升到由（1/3）Vcc上升到（2/3）Vcc所需的时间为:
当Vc上升到（2/3）Vcc时，电路又翻转为低电平。
如此周而复始，于是在电路的输出端就得到一个周期性的矩形波。
其振荡频率为：
方案二、采用32.768KHz的晶振分频电路
由晶振产生固定频率的时钟信号再用CD4060分频以获得较稳定额时间基准信号，以便准确的控制主控门的开启时间，其电路见图3.1.2所示：
图3.1.2
该电路的主要作用是产生2Hz的信号以便产生0.5Hz的石基信号（即周期为2秒，脉宽为1秒的闸门信号）为锁存器提供锁存信号和为计数电路提供计数闸门信号，实现频率计数与显示。
时基信号产生电路由一个频率为32.768KHz的晶振和一块CD4060分频器以及外围元件够成。
CD4060（IC）是一种带有振荡器的14级分频器电路。
用作振荡器时需外接R、C元件或石英晶体和电容器。
内部包含两个非门和14级2分频电路，它所产生的信号频率为32768Hz，经14级两二分频后，得到一个2Hz的脉冲信号。
上图CLK_OUT_XTAL为2Hz信号的输出端。
方案选择
由于NE555构成的多谐振荡器存在定时不是特别的精确存在温漂以及最终电路调试比较复杂等。
而用晶振产生的基本时钟信号的晶振不容易受外界温度的影响频率固定而且非常的精确，在最终的电路调试阶段也比NE555更容易调试成功。
最终我们选择方案二。
3.2放大整形电路：
其放大整形电路的电路图如3.2所示。
整形放大电路的主要作用是将交变信号整形为数字信号（即幅度为5V的方波信号），其电路主要由比较器组成，该电路中我们选用LM339作为比较器。
其中4端为整形电路输入端，2端为整形电路输出端，5端接地为参考点构成过零比较器。
此电路在信号输入端加入了102pf的旁路电容用于虑掉输入的高频干扰以免引起错误的计数影响测量精度。
此外由于单门限电压比较器虽然有电路简单、灵敏度高等特点，但其抗干扰能力较差。
提高抗干扰能力的一种方案是采用迟滞比较器。
迟滞比较器，顾名思义，迟滞比较器是一个基友迟滞回环传输特性的比较器。
在反相输入单门限电压比较器的基础上引入了正反馈网络如图3.2所示，就组成了一个具有双门限值的反相输入迟滞比较器。
由于正反馈的作用，这种比较器门限电压是随输出电压Vo的变化而改变的，他的灵敏度低一些但是其抗干扰能力却大大的提高了。
图3.2放大整形电路
3.3计数电路
为了提高计数速度，可采用同步四位十进制计数器。
其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。
当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态.
由于频率计数测量范围1-9999Hz因此我们计数电路部分我们选用4片十进制加法计数器74LS160的级联来实现O-9999Hz的频率显示，74LS160为可预置的十进制同步计数器。
所有四片74LS160的2脚为脉冲信号的输入端接入待测脉冲信号，1脚为清零端接入清零信号。
74LS160（U11）的TC进位端接74LSl60（U10）的CEP和CET使能端；74LS160（U10）的进位端接74LS160（U09）的CEP和CET使能端；74LS160（U09）的进位端接74LS160U（08）的CEP和CET使能端；三块计数器的LD端接电源,使其一直不需要置数，CLR端接时基电路，由时基电路来控制计数与清零。
这样在计数后会在每一位74LS160的Q0-Q3端以8421BCD码输出相应的计数数值。
其单元电路图如图3.3所示。
图3.3计数电路
3.4译码显示电路
显示电路部分主要由4块CD4511和四位共阴数码管显示组成。
CD4511是一片CMOSBCD—锁存/7段译码/驱动器，用于驱动共阴极LED（数码管）显示器的BCD码—七段码译码器。
其特点是有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动共阴LED数码管。
CD4511主要实现译码、驱动和锁存的功能。
由于计数器的频率较快，而我们在电路中我们采用的是动态显示，为了显示的稳定，便于观察，所以在计数器的输出端进行锁存。
该锁存的锁存信号由石基电路来提供，且第5脚是锁存端，是上升沿触发锁存当第5脚有一个上升沿立即锁存输入脚7、1、2、6的数据，并且立即呈现在输出脚13、12、11、10、9、15、14上。
由于输入电压为4.7V左右直接驱动数码管会导致电流过大在CD4511上面消耗的功率较大芯片会很发热，因此我们在每一个人LED灯对应的线路加了限流电阻为220欧姆。
其显示电路的单元电路图如图3.4所示。
图3.4译码显示电路
3.5逻辑控制电路
计数器与锁存器控制电路部分主要是控制计数器的清零，计数与锁存电路的锁存显示。
该电路的核心器件是一块DC触发器74LS74与一块与非们74LS00和非门74LS14组成。
CLK_OUT_XTAL为2Hz的方波信号（即周期是0.5s，石基电路产生）的输入端。
CLEAR和LE。
为控制信号的输出端，分别接计数器的清零端和锁存电路的LE端。
Q1、Q2、CLEAR、LE的信号时序图详见附录一。
控制逻辑的电路图如图3.5所示。
图3.5逻辑控制电路
基准信号经过D触发器分频之后便获得Q1和Q2的方波信号，Q2是0.5Hz的方波信号其高电平持续时间为1S可以用作计数的使能端让计数芯片计数1s的时间。
经过一些逻辑与非门和逻辑非门之后可以得到CLEAR和LE信号，其中LE是在Q2的低电平期间产生一个正跳变将74LS160计数的数值锁存到CD4511并在数码管上显示出来，CLEAR是在Q2的低电平期间在LE正跳变之后产生一个负跳变，低电平将74LS160的计数值清零，为下个Q2信号的高电平使能时计数做准备。
其信号时序图详见附录一。
第四章简易数字频率计实物制作
4.1频率准确度
一般用相对误差来表示，即
式中
为量化误差（即±1个字误差），是数字仪器所特有的误差，当闸门时间T选定后，
越低，量化误差越大；
为闸门时间相对误差，主要由石基电路标准频率的准确度决定，
。
4.2频率测量范围以及各电路测试
4.2.1石基电路测试：
在接上电源之后用示波器检测晶振的一个管脚输出端可以观察到晶振的振动频率为32.768KHz，如果没有此频率应当检查电路板是否焊接好，电容的值是否符合要求。
接下来再检测CD4060的分频信号是否有信号的输出。
4.2.2放大与整形电路测试：
有放大电路的输入端加正弦小信号，用示波器观察电压比较器的输出端，可以观察到信号经过比较器后在输出端有规则的矩形波信号产生。
4.2.3测试译码显示部分：
频率计数字显示的为数决定了频率计的分辨率，为数越多，分辨率越高。
在74LS160的输入端加入不同的高低电平组合，观察数码管能否显示相应的数字，判断译码，显示部分是否能正常工作。
4.2.4计数模块测试：
将计数模块74LS160的CLEAR和LOAD端接高电平让其一直工作在计数的状态，然后在最低位的计数芯片端加入一个高电平为5V低电平为0V的规则的矩形波信号，观察四位LED数码管显示部分的是否能够一直加一计数，一直加到9999后清零。
如果能够一直计数则说明计数模块和译码显示部分是能能够正常工作。
4.2.5逻辑控制模块测试：
将芯片CD4060、74LS74、74LS00、74LS14芯片插入电路板相应的位置，然后上电，用示波器观察锁存信号LE清零信号CLEAR闸门信号Q2是否满足我们设计的时序要求，如满足时序工作额要求则此部分模块能成功。
4.3整体测试
在对电路的部分模块测试结束之后我们需要整体联合进行测试才能算是完成整个电路板的实物制作。
我们先调节信号发生器，使其产生一个高电平为5V低电平为0V的频率在1-9999Hz的矩形波信号，然后将制作的频率计数器上电（以+5V供电），将信号发生器的输入端与频率计数器的输入端连接，观察数码管是否能正确显示我们所设定的频率，如果不能正常显示我们则需要重新测试功能模块检查问题，直到最终能够正常的频率。
最后将信号发生器将矩形波改成正弦波、三角波再进行上面的测试直到最终显示正确。
4.4频率计数器的实物照片
频率计数器的实物照片如图4.4所示：
（图4.4频率计数器实物图）
第五章测试结果分析与设计体会
5.1测试结果
可测量的频率范围：
此设计采用的是4位十进制计数器74LS160和四位数码管显示。
在测试中从信号发生器输入9999Hz时四位数码管显示9999，输入为1Hz时四位数码管显示0001。
则此频率计的可测量范围是1-9999Hz符合设计要求。
可输入的被测信号：
此频率计用了电压比较器作为整形电路。
测试时信号发生器输入高电平为5V低电平为0V的矩形波信号时频率计可以准确显示被测信号的频率，当改为正弦波或三角波时仍然能够准确的显示被测信号的频率。
则此电路可以测量方波、正弦波和三角波中的任意一种波形的频率符合设计的要求。
输入电压幅度：
300mv-5V，测试时将正弦波、三角波或方波的幅度为5V时可以准确的测量，当减小到300mv时仍然可以正常的测量并显示。
则设计的电路符合设计要求。
测量误差：
在测量频率时，当输入频率为9999Hz时4位LED显示为9999，当输入频率为4567Hz时四位ELD显示4567，当输入为1Hz是四位LED显示为0001。
则此设计基本的误差＜0.1%符合设计的要求。
经过以上的测试可以得出本设计完全符合设计要求。
5.2设计任务完成情况
通过为期一个月的课程设计，完成了本次设计的技术指标。
首先我先在电脑上用PROTUES仿真软件仿真之后清楚的明白了整个工作的原理，再制作实物。
刚开始设计的时候，由于控制电路这部分比较难搞定，所以在连接电路的时候，就会停下来设计控制电路，为了提高效率，在实际的操作中，先连好时基电路，分频电路测试通过后，再把显示电路和计数电路连好，调测符合要求。
最后搞定控制电路的连接。
最后完成的一块电路板，它所实现的功能就是可以测被测信号的频率。
在调测的过程中发现测量频率时，由于是用的晶振的缘故，石基电路非常的准确在1-9999Hz内基本没有误差这是非常精确的。
5.3问题及改进
在设计数码管译码驱动的时候由于没有认真的阅读CD4511的DATSHEET导致直接用CD4511的输出端接上LED显示，这样的话由于输出电压接近5V左右加在数码管上面会有很大的电流流过CD4511则他的消耗功率会增大，会使得芯片发烫甚至长时间工作的话会导致芯片烧毁。
后来经过改进在每一个输出端加入了一个220欧姆的限流电阻这样起到限流的作用，就可以使得芯片可以长时间的工作了。
还有在此次的设计中我们用的是双层板，用了圆孔排针插座去接芯片的管脚。
这样我们的芯片很容易有接触不良的问题所以在电路测试盒调试的时候常常会出现时好时坏的现象，这一点问题在以后的设计中需要我们注意一下。
5.4设计体会
通过大约一个月的课程设计，完成了本次设计的技术指标。
此次的课程设计使我更加的熟练的学会了PROTUES仿真软件的使用方法。
也让我体会到了设计电路、连接电路、调试电路过程中的乐苦与甜。
设计是我们将来必须的技能，这次是课程设计恰恰给我们提供了一个应用自己所学知识的机会，从图书馆查找资料到对电路的设计对电路的调试在到最后电路的成型，都对我所学到的知识进行了检验。
在设计的过程中发现了以前学的数字电路的知识掌握不牢固。
同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。
制作过程是一个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁因为是在电脑上调试，比较慢，又要求我们有一个比较正确的调试方法，像把频率调准等等。
这又要我们要灵活处理，在不影响试验的前提下可以加快进度。
合理的分配时间在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。
最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。
在实验中我能和同学们一起讨论我们的课程设计并相互交流，选定设计器件以及电路，并进行一些简单的调试，通过网络查找资料，并结合课内所学的知识进行综合的分析与评估。
一个月的设计下来，我收获了很多，包括自学能力，团队合作，并且也对以前所学习的知识有了一个比较系统的实践复习。
不仅本次课程设计达到了设计的目的，而且了解掌握了数字电子技术的知识并应用于实践。
培养了自己独立完成课题的能力与动手能力，并加强了对待事物严谨的态度。
另外还激发了我对我们这个专业的兴趣，更加爱上了自己学的电子信息工程专业。
参考文献
[1]电子技术基础数字部分（第五版）/康华光主编；[M]—北京：
高等教育出版社
[2]电子技术基础模拟部分（第五版）/康华光主编；[M]—北京：
高等教育出版社
[3]电子设计从零开始；杨欣莱·诺克斯王玉凤；[M]—北京：
清华大学出版社
[4]电路/邱关源，罗先觉主编.—第五版.[M]—北京：
高等教育出版社,2012-3
[5]CD4060DatasheetCMOS14-STAGERIPPLE-CARRYBINARYCOUNTER/DIVIDERANDOSCLLLATOR
[6]中国百科网>仪器仪表>计数器:
电子小信号数字频率计的设计与制作_电路图。
2013-10-25
附录一控制电路波形示意图
控制电路工作波形示意图
在1s的高电平时使能74ls160的使能端让其计数。
在低电平时产生LE信号完成CD4511的锁存，随后又产生CLEAR信号完成74ls160的清零。
下一个1s的高脉冲到来时重新计数，如此周期循环。
附录二电路原理图
频率计数器原理图
附录三元器件清单
元件名称
数量
元件名称
数量
VLM339AD
1片
32.768kHZ晶振
1个
MC74HC4511D
4片
七段共阴数码管
4个
M74HC148BIR
1片
电阻15M欧
1个
74LS74AD
1片
贴片电阻220欧
30个
74LS160
4片
贴片电阻33k欧
1个
74LS00
1片
贴片电阻5k欧
1个
CD4060
1片
贴片电阻1k欧
1个
瓷片电容104
1个
贴片电容30pf
1个
电容1000uf
3个
贴片电容10pf
1个
圆孔排针
5致6条
贴片电容102pf
1个
双面铜板
1块
频率计数器原件清单
附录四PCB布线参考图
频率计数器PCB布线参考图（双层板）
升级会员 