单片机控制备用电源设计Word格式.docx

单片机控制备用电源设计Word格式.docx

《单片机控制备用电源设计Word格式.docx》由会员分享，可在线阅读，更多相关《单片机控制备用电源设计Word格式.docx（46页珍藏版）》请在冰点文库上搜索。

第一章绪论

1.1课题设计目的

通过做毕业设计，我对我的工作有了足够的了解，特别是我工作时所需的设备。

我对应用单片机解决实际问题有了一些了解，不过由于单片机程序比较复杂，设计会遇到诸多的困难，但我不会放弃。

我回将自己学到的知识运用起来，达到训练的目的。

本设计能够使我对各门课程的综合运用和提高。

通过毕业设计，巩固和加深我所学专业理论知识，锻炼分析和解决实际工程问题能力，培养和提高综合使用技术规范、技术资料，进行有关计算、设计、绘图和编写技术文件的初步技能，为今后参加水电站和变电所电气设计、安装、运行、检修、试验打下基础。

通过本毕业设计，使我初步掌握微机型备用电源自动投装置设计的思想、内容、方法和步骤。

对实际问题实际分析有了一定的方法，培养了我将书本知识运用到实践的能力。

1.2课题研究的意义

目前国内大部分变电站自动化系统都是采用单片机系统来实现的，利用单片机系统采集变电站模拟量、脉冲量、开关状态量及一些非电信号，经过功能的重新组合按照预定的程序和要求实现变电站的监视测量、协调和控制，实现数据共享和资源共享，提高变电站自动化的整体效益。

我们早期应用的电磁型设备自投装置是由若干继电器，根据不同的运行方式，构成相应的备自投回路。

电磁型设备自投的缺点是改变运行方式困难，逻辑回路设计复杂，继电器容易损坏，降低了供电可靠性，运行维护极为不便。

随着电子技术和计算机技术的发展，由微机系统构成的备自投保护可以通过分析输入装置的开关量和电流、电压，跟踪变电站系统当前的运行方式，自动判断是否满足充电、放电及动作条件，发跳合闸命令；

并且可以通过编程完成各种更加复杂的逻辑和功能，满足电网一次接线要求。

微机数字式备自投保护装置以其性能优、可靠性高、功能齐全、灵活性强，调试维护方便等优势起来越受到用户的青睐，在电力系统中得到广泛的应用。

第二章系统设计

2.1原始资料分析

2.1.1备用电源自动投入装置及其作用

电力系统对变配电所所用电的供电可靠性要求很高，因为变配电所所用电一旦供电中断，可能造成整个变配电所无法正常运行，后果十分严重。

因此，变配电所得所用电均设置有两个或两个以上的独立电源供电，一个工作，另一个备用，或互为备用。

备用电源子偶那个投入装置就是当工作电源因故障断开后，能自动迅速的将备用电源投入供电，或将用户自动切换到备用电源上，使用户不致停电的一种自动装置。

当工作电源消失时，备用电源的投入，可以手动操作，也可用AAT自动操作。

手动操作较慢，中断供电时间较长，对正常生产有很大的影响，手动投入备用电源不能满足要求。

采用AAT自动投入，中断供电时间只是自动装置的动作时间，时间很短，对生产无明显影响，因此AAT可大大提高供电的可靠性。

2.1.2单片机设计控制备用电源的背景

随着国民经济和电力事业的发展，电力用户对供电可靠性、连续性的要求也越来越高。

为了减少用户的损失，保证供电电源的安全可靠和不间断供电，一般在110kV及以下等级的变电站采用了备用电源自投装置。

早期应用的电磁型备自投装置是由若干继电器，根据不同的运行方式，构成相应的备自投回路。

电磁型备自投的缺点是改变运行方式困难，逻辑回路设计复杂，继电器容易损坏，降低了供电可靠性，运行维护极为不便。

微机型自动装置核心部分是CUP模块，CUP模块可以是单片机、PLC等。

由于单片机具有体积小、功耗低、功能强、可靠性高、实时性强、简单易学、使用方便灵巧、易于维护和操作、性能价格比高、易于推广应用、可实现网络通信等技术特点。

因此，单片机在自动化装置领域得到了日益广泛的应用。

2.1.3备用电源主线路设计

如图1所示为10kV内桥断路器主接线，正常运行时，两母线分列运行，即桥断路器QF3在分位，而QF1、QF2在合位，L1向I母供电，L2向II母供电，这时L1和L2是互为备用的电源，属于暗备用接线方案。

当I母（或II母）失电时，QF1（或QF2）分闸，QF3合闸，迅速恢复对用户供电。

由于电动机自启动等原因的影响，母线电压会下降，下降的最低值大于2.5kV，母线允许运行的最低电压为7kV，当网络内发生使AAT启动的短路故障时，切除该故障的系统继电保护最大动作时间为0.6s。

I母的二次电压由TV1获得，II母的二次电压由TV2获得，主二次绕组的额定相电压为

V，辅助二次绕组的额定相电压为100V；

线路L1的二次电压由TV3获得，线路L2的二次电压由TV4获得，二次绕组的额定相电压为

V；

流过线路L1、L2和母联的二次电流分别由TA1、TA2、TA3获得，次级额定电流5A。

图110kV内桥断路器主接线

2.2单片机选型

2.2.1单片机的选择

因此，单片机在自动化装置等各领域得到了日益广泛的应用。

本设计基于单片机备用电源自动投入装置调试和实验运行，验证了单片机的可靠性、实时性等优点，而且本设计在各种运行方式下均能正确动作，提高了常规的BZT装置的供电可靠性。

本设计使用于各种变电站及重要的不间断供电场所。

单片机的选择主要从性能指标如字长、主频、寻址能力、指令系统、内部寄存器状况、存储器容量、有无A/D、D/A通道、功耗、价能比等方面进行选择。

本组设计单片机选型为89C51型（如图2）。

.

图2

2.2.289C51单片机的主要特性

89C51功能特性描述AT89C51是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。

使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。

片上Flash允许程序存储器在系统可编程，亦适于常规编程器。

在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。

AT89C52具有以下标准功能：

8k字节Flash，256字节RAM，32位I/O口线，看门狗定时器，2个数据指针，三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。

另外，AT89C52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。

空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。

掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。

8位微控制器8K字节在系统可编程FlashAT89C52

P0口：

P0口是一个8位漏极开路的双向I/O口。

作为输出口，每位能驱动8个TTL逻辑电平。

对P0端口写“1”时，引脚用作高阻抗输入。

当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。

在这种模式下，P0具有内部上拉电阻。

在flash编程时，P0口也用来接收指令字节；

在程序校验时，输出指令字节。

程序校验时，需要外部上拉电阻。

P1口：

P1口是一个具有内部上拉电阻的8位双向I/O口，p1输出缓冲器能驱动4个TTL逻辑电平。

对P1端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。

作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。

此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示。

在flash编程和校验时，P1口接收低8位地址字节。

　　引脚号第二功能

　　P1.0T2（定时器/计数器T2的外部计数输入），时钟输出

　　P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）

　　P1.5MOSI（在系统编程用）

　　P1.6MISO（在系统编程用）

　　P1.7SCK（在系统编程用）

　　P2口：

P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个

　　TTL逻辑电平。

对P2端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入

　　口使用。

　　在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX@DPTR）

　　时，P2口送出高八位地址。

在这种应用中，P2口使用很强的内部上拉发送1。

在使用

　　8位地址（如MOVX@RI）访问外部数据存储器时，P2口输出P2锁存器的内容。

　　在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。

　　P3口：

P3口是一个具有内部上拉电阻的8位双向I/O口，p2输出缓冲器能驱动4个

对P3端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入

　　P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。

　　在flash编程和校验时，P3口也接收一些控制信号。

　　端口引脚第二功能

　　P3.0RXD（串行输入口）

　　P3.1TXD（串行输出口）

　　P3.2INTO（外中断0）

　　P3.3INT1（外中断1）

　　P3.4TO（定时/计数器0）

　　P3.5T1（定时/计数器1）

　　P3.6WR（外部数据存储器写选通）

　　P3.7RD（外部数据存储器读选通）

　　此外，P3口还接收一些用于FLASH闪存编程和程序校验的控制信号。

　　RST——复位输入。

当振荡器工作时，RST引脚出现两个机器周期以上高电平将是单片机复位。

　　ALE/PROG——当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。

一般情况下，ALE仍以时钟振荡频率的1/6输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。

要注意的是：

每当访问外部数据存储器时将跳过一个ALE脉冲。

　　对FLASH存储器编程期间，该引脚还用于输入编程脉冲（PROG）。

　　如有必要，可通过对特殊功能寄存器（SFR）区中的8EH单元的D0位置位，可禁止ALE操作。

该位置位后，只有一条MOVX和MOVC指令才能将ALE激活。

此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE禁止位无效。

　　PSEN——程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。

　　EA/VPP——外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。

需注意的是：

如果加密位LB1被编程，复位时内部会锁存EA端状态。

　　如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。

　　FLASH存储器编程时，该引脚加上+12V的编程允许电源Vpp，当然这必须是该器件是使用12V编程电压Vpp。

2.2.3外围器件的选择

外围器件应符合系统的精度、速度和可靠性、功耗、抗干扰等方面的要求。

应考虑功耗、电压、温度、价格、封装形式等其他方面的指标，应尽可能选择标准化、模块化、功能强、集成度高的典型电路。

根据设计任务，选择合适的单片机和外围器件。

明确了设计的任务之后，就根据需要开发的单片机系统功能的强弱，确定单片机的型号和片数，再根据设计任务，看需要哪些外围模块，这些外围模块的主要器件是：

时钟电路、复位电路、电压形成回路和低通滤波电路、AD转换器、多路转换开关等。

不过，在这里不需要知道外围器件的型号，型号在硬件设计第三章里已经确定。

2.2.3总体方案设计

根据功能要求、技术指标和选择的器件，设计出符合条件的软、硬件方案，也就是确定硬件实现什么功能，软件完成那些任务，然后画出系统结构框图。

硬件结构图如图3所示，注意这里只是一个示意图，在设计时，应标明CPU模块使用的是那种单片机，模拟量输入模块需要什么器件等等。

图3硬件结构示意图

第三章硬件系统设计

3.1单片机硬件电路的设计

主要完成时钟电路、复位电路、供电电路的设计。

时钟电路用于产生单片机工作所需要的时钟信号。

复位电路是单片机正常工作的保证。

供电电路为单片机提供可靠的电源。

3.1.1时钟电路

时钟电路用于生产单片机工作所需要的时钟信号，控制着单片机的有序运行节奏，单片机就如同一个复杂的同步时序电路，严格的按照规定的时序进行工作。

单片机的时钟电路主要分为内部时钟方式和外部时钟方式。

内部时钟电路，如图3a所示，此时在芯片XTAL1和XTAL2两端跨接晶体，C取30PF；

若跨接陶瓷谐振器，C取47pF；

晶振频率可在1.2~12MHZ之间选择。

外部时钟方式，如下图b所示，此方式是利用外部振荡脉冲接入XTAL1或XTAL2。

HMOS和CHMOS单片机外时钟信号接入方式不同。

图4单片机的时钟电路

本设计采用的内部时钟电路，如图5，为了使其机器周期为1μs因此选晶振频率为12MHz，电容为30pF。

采用内部时钟电路外围电路简单，但不精确，另外内部方式一般可自由控制频率,这在功耗要求的场合用得着.上电后,外部时钟方式的话,一般也是先有内部时钟先工作,再程序转到外部时钟的。

3.1.2复位电路

复位信号由单片机的RST引脚输入，高电平有效。

复位操作有上电自动复位、按键脉冲复位和按键电平复位三种方式，如图6所示。

目前有些单片机内部带有看门狗电路，当程序进行出错或进入了无休止循环时，看门狗电路将利用软件强行使系统复位，看门狗电路的用法可查看相关单片的资料。

图6单片机复位电路图

本设计采用了上电复位电路，原理图如图7所示，只要在RST复位输入引脚上接一电容至Vcc端，下接一个电阻到地即可。

在单片机及其应用电路每次上电的过程中，由于电源回路中通常存在一些容量大小不等的滤波电容，使得单片机芯片在其电源引脚VCC和VSS之间所感受到的电源电压值VDD，是从低到高逐渐上升的。

该过程所持续的时间一般为1～100ms（记作taddrise）。

上电延时的定义是电源电压从10%VDD上升到90%VDD所需的时间。

上电复位的工作过程是在加电时，复位电路通过电 

容加给RST端一个短暂的高电平信号，此高电平信号随着Vcc对电容的充电过程而逐渐回落，即RST端的高电平持续时间取决于电容的充电时间。

为了保证系统能够可靠地复位，RST端的高电平信号必须维持足够长的时间。

上电时，Vcc的上升时间约为10ms，而振荡器的起振时间取决于振荡频率，如晶振频率为10MHz，起振时间为1ms；

晶振频率为1MHz，起振时间则为10ms。

在图7的复位电路中，当Vcc掉电时，必然会使RST端电压迅速下降到0V以下，但是，由于内部电路的限制作用，这个负电压将不会对器件产生损害。

另外，在复位期间，端口引脚处于随机状态，复位后，系统将端口置为全“l”态。

如果系统在上电时得不到有效的复位，则程序计数器PC将得不到一个合适的初值，因此，CPU可能会从一个未被定义的位置开始执行程序。

3.2模块电路设计

主要完成扩展电路和输入/输出通道设计。

这里是指模拟量输入模块、开关模块以及数字量输出模块。

要确定各个模块所使用的具体器件，如A/D的型号、继电器的型号、电阻的大小、电容的大小等。

并画出各模块的电路图。

3.2.1模拟量输入模块的组成

根据模数变换原理的不同，自动化装置中模拟量输入电路有两种方式：

一是基于逐次逼近型A/D转换方式（ADC），是直接将模拟量转变为数字量的变换方式；

二是利用电压/频率变换（VFC）原理进行模数变换方式，它是将模拟量电压先转换为频率脉冲量，通过脉冲计数变换为数字量的一种变换形式。

无论是那种方式，在A/D转换器与互感器之间一般接变换器、电压形成回路和滤波电路。

ADC式模拟量输入电路结构图如图8所示。

图8ADC式模拟量输入电路结构图

从暗备用接线AAT的一次接线方案中可以看出，备用电源自动投入装置要引入两段母线的三相电压，要四只电压变换器，每两只二次侧按V形接线测量各段母线的三相电压，还需要测两个工作电源的电流，以防止TV二次侧三相断线后造成装置误动作，因此要配置两只电流变换器，分别测量各工作电源的一相电流。

3.2.2电压形成回路和低通滤波电路

滤波器是由电感器和电容器构成的网路，可使混合的交直流电流分开。

电源整流器中，即借助此网路滤净脉动直流中的涟波，而获得比较纯净的直流输出。

最基本的滤波器，是由一个电容器和一个电感器构成，称为

L型滤波。

所有各型的滤波器，都是集合L型单节滤波器而成。

基本单节式滤波器由一个串联臂及一个并联臂所组成，串联臂为电感器，并联臂为电容器

滤波器的阶数是指在滤波器的传递函数中有几个极点.阶数同时也决定了转折区的下降速度，一般每增加一阶（一个极点），就会增加一20dBDec（一20dB每十倍频程）。

　滤波器特性可以用其频率响应来描述，按其特性的不同，可以分为低通滤波器，高通滤波器，带通滤波器和带阻滤波器等。

简单的RC滤波电路如图9所示，截止频率为

。

自动装置采样时需要滤掉fs/2以上的频率。

即截止频率为f0=fs/2。

fs为采样频率。

而本设计采用了两阶RC滤波，12点采样方法进行采样的，所以fs=50×

12=600Hz，f0=300Hz，得出RC=1884利用公式合理分配则其中R=20Ω,,C1=C2=27μF。

图9RC滤波电路

由于常用的模拟低通滤波电路是RC电路，所以电压形成回路和低通滤波电路的典型接线如图10所示。

图b电阻R的作用是将测量的电流，进行Ⅰ/Ⅴ变换，形成电压信号，从电流互感器二次侧流出的电流为100A，转换成单片机可承受的电压5V，则R=50mΩ，R1、R2电阻计算方法在滤波电路已介绍其值同为20Ω，C1、C2电容为27μF。

V1、V2是稳压管，本设计中选用的是MA1100稳压值是10V。

用于双向限幅，使后面环节的采样保持器和A/D转换芯片的输入电压限制在峰-峰值±

10V（或±

5V）以内，也就是说滤波的目的是为了减小单片机计算有效值的误差。

滤波电路的阶数一般取一到三阶。

图10电压形成回路和低通滤波电路

3.2.3A/D转换器

ADC（Analog-DigitalConverter）的功能是将输入模拟电压量转换为与其成比例的数字量，它是智能化测量与控制系统中的一种重要组成器件。

按其工作原理，可分为比较式ADC、积分式ADC以及电荷平衡（电压-频率转换）式ADC等。

表3列出了几种常用ADC芯片的主要技术指标和性能，表中注有*号的为积分式ADC芯片，其余均为比较式ADC芯片。

这个系统中可以采用的模/数转换器有AD1210、AD574、AD674、AD774、AD1674等。

本设计采用AD574，AD574A是快速、逐次比较型、12位模/数变换器,也可以用作8位A/D转换。

转换速度最大为35µ

s，转换精度小于等于0.05%，是目前我国市场应用最广泛、价格适中的A/D变换器。

AD574A片内具有三态输出缓冲电路，因而可直接与各种典型的8位或16位微控制器相连，且能与CDOS及TTL电平兼容。

由于AD574A片内包含高精度的参考电源和时钟电路，这使它再不需任何外部电路和时钟信号的情况下完成一切A/d转换功能，应用非常方便。

若转换成12位二进制数，可以一次读出，也可分成两次读出，即先读出高8位后读出低4位。

芯片引脚如图

A0=0，可读高8位A/D转换值，若A0=1，则读入低4位A/D转换值。

（9）CE：

工作允许输入端，高电平有效。

（10）CS：

片选输入信号，低电平有效。

（11）10VIN：

模拟信号输入端，允许输入电压范围±

5V或0～10V。

（12）20VIN：

模拟量信号输入端，允许输入电压范围±

10V或0～20V。

（13）+15V，-15V：

+15V，-15V电源输入端。

（14）AGND：

模拟地。

（15）DGND：

数字地。

图11AD574芯片引脚图

ＡＤ５７４各引脚功能

（1）REFOUT：

内部基准电压输出端（+10V）

（2）REFIN：

基准电压输入端，该信号输入端与REFOUT配合，用于满刻度校准。

（3）BIP：

偏置电压输入，用于调零。

（4）DB11～DB0：

12位二进制数的输出端。

（5）STS：

“忙”信号输出端，高电平有效。

当其有效时，表示正在进行A/D转换。

（6）12/8：

用于控制输出字长的选择输入端。

当其为高电平时，允许A/D转换并行输出12位二进制数；

当其为低电平时，A/D转换输出为8位二进制数。

（7）R/C：

数据读出/启动A/D转换。

当该输入脚为高电平时，允许读A/D转换器输出的转换结果；

当该输入脚为低电平时，启动A/D转换。

（8）A0：

字节地址控制输入端。

当启动A/D转换时，若A0=1，仅作8位A/D转换；

若A0=0，则作12位A/D转换。

当作12位A/D转换并按8位输出时，在读入A/D转换值时，若

表3AD574控制信号的功能表

从表4中可以看出，当CE=1，CS=0，R/C=0时，AD574的转换过程将被启动，当A0=1，实现8位数据转换，转换后的数据从DB11～DB4输出，低4位DB3～DB0被忽略；

当A0=0时，