课程设计流水灯报告Word格式.docx

上传人:b****3 文档编号:6911563 上传时间:2023-05-07 格式:DOCX 页数:12 大小:204.55KB
下载 相关 举报
课程设计流水灯报告Word格式.docx_第1页
第1页 / 共12页
课程设计流水灯报告Word格式.docx_第2页
第2页 / 共12页
课程设计流水灯报告Word格式.docx_第3页
第3页 / 共12页
课程设计流水灯报告Word格式.docx_第4页
第4页 / 共12页
课程设计流水灯报告Word格式.docx_第5页
第5页 / 共12页
课程设计流水灯报告Word格式.docx_第6页
第6页 / 共12页
课程设计流水灯报告Word格式.docx_第7页
第7页 / 共12页
课程设计流水灯报告Word格式.docx_第8页
第8页 / 共12页
课程设计流水灯报告Word格式.docx_第9页
第9页 / 共12页
课程设计流水灯报告Word格式.docx_第10页
第10页 / 共12页
课程设计流水灯报告Word格式.docx_第11页
第11页 / 共12页
课程设计流水灯报告Word格式.docx_第12页
第12页 / 共12页
亲,该文档总共12页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

课程设计流水灯报告Word格式.docx

《课程设计流水灯报告Word格式.docx》由会员分享,可在线阅读,更多相关《课程设计流水灯报告Word格式.docx(12页珍藏版)》请在冰点文库上搜索。

课程设计流水灯报告Word格式.docx

 

一、实验目的:

1

二、设计内容1

三、实验用到的软件和器材1

四、实验步骤1

五、程序源代码1

六、调试结果及分析9

1.在线调试:

9

2.管脚分配9

3.分频器:

10

4.主程序:

七、设计总结与体会11

1.总结11

2.心得体会11

1.熟悉利用Quartus

开发数字电路的基本流程和Quartus

软件的相关操作;

2.掌握基本的设计思路,软件环境参数配置,仿真,管脚分配,利用JTAG/AS进行下载的基本操作;

3.了解VerilogHDL语言设计或原理图色剂方法。

二、设计内容

使LED成流水的方式,在不同的状态中间进行转换,本设计中主要是让LED显示灯按照不同时间间断来显示,首先按0.5秒,其次是1秒,然后是1.5秒,最后是2秒,通过这样的间隔来使LED按流水方式显示并循环。

三、实验用到的软件和器材

软件:

QuartusII软件

硬件:

实验开发板,计算机

四、实验步骤

1.模块以及程序结构的整体构思;

2.对程序结构进行分析,并确定设计方案;

3.进行程序编写并修改;

4.调试程序并在开发板上进行实验;

5.对实验过程中的重要步骤和实验结果进行截图;

6.写出设计报告。

五、程序源代码

分频器部分:

//分频器部分,获得便于试验观察的时钟信号

moduleclk_div(clk_out,clk_in);

inputclk_in;

outputclk_out;

regclk_out;

reg[25:

0]counter;

//50_000_000=1011_1110_1011_1100_0010_0000_00

parametercnt=25_000_000;

///50MHzisthesysclk,50_000_000=2FAF080

always@(posedgeclk_in)

begin

counter<

=counter+1;

if(counter==cnt/2-1)

begin

clk_out<

=!

clk_out;

counter<

=0;

end

end

endmodule

主程序部分:

moduleLED(clk,

led

);

inputclk;

output[7:

0]led;

//输出端口定义为寄存器型

reg[7:

0]led;

reg[8:

0]state;

always@(posedgeclk)//always语句,表示每当CLK的上升沿到来时,完成begin-end之间语句的操作

beginstate=state+1;

//oneclk,onestate

if(state<

1)

led<

=8'

b00000001;

//the1ststate,7ledon,onedark

elseif(state<

2)

b00000010;

//the2ndone

3)

b00000100;

4)

b00001000;

5)

b00010000;

6)

b00100000;

7)

b01000000;

8)

b10000000;

9)

10)

11)

12)

13)

14)

15)

20)

22)

24)

26)

28)

30)

32)

34)

36)

38)

40)

42)

44)

46)

48)

53)

56)

59)

62)

65)

68)

71)

74)

77)

80)

83)

86)

led<

89)

92)

95)

101)

105)

109)

113)

117)

121)

125)

129)

elseif(state<

133)

led<

137)

141)

145)

149)

153)

157)

elsestate=0;

//default,8'

b11111110

六、调试结果及分析

2.管脚分配

七、设计总结与体会

1.总结

verilogHDL设计语言是一门很好的硬件描述语言,可以直白的描述实际的电路,实际的系统模型,容易理解而且易于实现。

我觉得在以后多加练习,可以对以后的学习和工作带来更大大的帮助。

这次课程设计就是对我们的一次考核,也可以说是一次考验,在平时做题目比较简单,而这次课程设计综合考核了我们的学习结果。

2.心得体会

经过这次课程设计,我们从理论到实践,使我有了更进一步的认识和了解。

而且通过这次课程设计使我懂得了理论与实际相结合是很重要的,只有理论知识是远远不够的,只有把所学的理论知识与实践相结合起来,从而提高自己的实际动手能力和独立思考的能力。

在这次设计过程中,我遇到了很多问题,不过这也只能说明我对知识的理解不够深刻,所以我在编写程序的时候也不断地通过看课本,上网查资料,还有询问同学,最后才完成。

不过在以后的学习过程中,我会更加的努力,不断地提高自己的能力,让自己以后有更美好的前景。

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > PPT模板 > 商务科技

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2