自动报时数字钟方案二.docx
《自动报时数字钟方案二.docx》由会员分享，可在线阅读，更多相关《自动报时数字钟方案二.docx（20页珍藏版）》请在冰点文库上搜索。
自动报时数字钟方案二
电子课程设计
——自动报时数字钟
学院：
电子信息工程学院
班级：
自动化051501
姓名：
蔡燕
学号：
200515040102
指导老师：
闫晓梅
2008年1月
第一部分设计任务与要求---------------------------------------------1
第二部分总体框图------------------------------------------------------1
第三部分选择器件------------------------------------------------------7
3.174LS161-----------------------------------------------------------7
3.274LS160-----------------------------------------------------------9
3.374LS00------------------------------------------------------------11
3.4四2输入与门74LS08-----------------------------------------11
3.5555定时器-------------------------------------------------------13
3.6七段数码显示管------------------------------------------------13
3.7开关功能---------------------------------------------------------14
3.8信号发生器------------------------------------------------------14
第四部分功能模块------------------------------------------------------14
4.1时分秒显示电路----------------------------------------------------14
4.2555定时器产生频率电路------------------------------------------18
4.3整点报时电路-------------------------------------------------------20
第五部分总体设计电路图---------------------------------------------21
5.1整体原理电路及注释-----------------------------------------------21
5.2实验箱上操作现象及故障分析----------------------------------22
5.3课程设计心得体会--------------------------------------------------22
参考文献-----------------------------------------------------------------23
自动报时数字钟
一．设计任务与要求
1）课程设计的任务
1．能进行正常的时分秒功能
2．具有校时功能
3．具有整点报时功能且12小时循环一次
2）课程设计的基本要求
通过课程设计各环节的实践，应达到如下要求：
1．初步掌握数字逻辑电路分析和设计的基本方法。
包括：
⑴．根据设计任务和指标，初选电路；
⑵．通过调查研究、设计计算，确定电路方案；
⑶．选测元器件，安装电路，独立或分组进行试验，并通过调试改进方案；
⑷．分析实验结果，写出设计总结报告。
2．培养一定自学能力和独立分析问题、解决问题能力。
包括：
⑴．学会自己分析、找出解决问题的方法；
⑵．对设计中遇到的问题，能独立思考，查阅资料，寻找答案；
⑶．掌握一些测试电路的基本方法，实验中出现一般故障，能通过“分析、观察、判断、试验、再判断”的基本方法独立解决；
⑷．能对实验结果进行分析和评价。
3．掌握安装、布线、调试等基本技能，巩固常用仪器的正确使用方法。
4．通过严格的科学训练和工程设计实践，树立严肃认真、一丝不苟、实事求是的科学作风，并培养学生具有一定的生产观点、经济观点、全面观点及团结协作的精神。
二．总体框图
1．总体框架图如下
2．时。
分。
秒计时电路思路如下
秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制，而“时”计数器应为十二进制.
⑴.六十进制计数器
可以由两块中规模集成计数器构成,一块组成十进制，另一块组成六进制，组合起来就构成六十进制计数器。
⑵.十二进制计数器
用脉冲反馈法。
由两片中规模集成计数器（或一片中规模集成计数器、一片小规模集成触发器）构成，低位仍构成十进制计数器，当高位出现0001状态，低位为0011状态，即计到第13个来自“分”计数器的进位信号时，通过外加的控制电路输出一个信号（注意：
该信号的电平应视计数器的功能而定，有时需高电平，有时需低电平），将“时”计数器的十位计数器强制置为0000状态，同时，将“时”的个位计数器强制置为0001状态，从而实现从12→01的十二进制计数。
2．显示电路
七段译码显示管显示时分秒。
对于“时”十位的译码显示，在设计时应注意：
一是在显示1点至９点时，“时”的十位均是0，此时应使“时”十位上的“0”显示0；二是“时”的十位实际上只是显示“0”和“1”两种状态；分电路显示从“00”至“60”向时进位；秒电路同理，然后循环。
时分秒总共要选用六个七段译码显示管。
3．校对时电路
（1）校时原理
在刚接通电源或者时钟走时出现误差时，则需要进行时间的校准。
通常可以在整点时刻和利用电台或电视台的信号进行校准，也可以在其他时刻利用别的时间标准进行校对。
我们知道，校对时间总是在我们选定的标准时间到来之前进行的，一般来说，分四个步骤：
首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，应将秒计数器清零，时钟暂停计数，处于等待启动阶段；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。
由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，在设计校对电路时，应能方便、可靠地实现这四个阶段所要求的功能。
必须注意，增加校对电路不能影响时钟的正常计时。
（2）校时方案有两种可供选择
①利用与或门，原理见图一。
当Q=1,Q=0，输入的预置信号可以传到时计数器的CP端，进行校时工作；而分进位信号被封锁。
4.自动报时电路
（1）音响电路
1音频振荡器
→②音响控制电路
用TTL功率门或集电极开路门（OC门）可以直接驱动小功率喇叭发声，如图四。
若Vk是周期1S的矩形波，则会产生响一下停一下，响停共一秒的声音。
Q是报时控制信号。
注：
本电路因未找到扩音器所以改用彩灯代替，下文将详细介绍
（2）自动报时原理
经过分析我们知道，要实现整点自动报时，应当在产生分进位信号（整点到）时，响第一声，但究竟响几下，则要由时计数的状态来确定。
由于时计数器为12进制，报时要求12小时循环一次，所以需要一个12进制计数器来计响声的次数，由分进位信号来控制报时的开始，每响一次让响声计数器计一个数，将小时计数器与响声计数器的状态进行比较，当它们的状态相同时，比较电路则发出停止报时的信号。
图五所示为以上自动报时原理的方框图。
自动报时的原理我们还可以用图六的波形来加以说明。
例如，当时钟计数器计到2点正时，应发出两声报时。
从波形可以看出，当分进位信号产生负脉冲时，触发器被置为1状态，Q=1，在Vk的控制下，响一秒、停一秒。
由于此时的小时计数器的状态为“2“，当响了第二声之后，响声计数器也计到“2”的状态，经电路比较后，输出一负脉冲信号加至RS触发器的控制端，使RS触发器变为0状态，即Q=0，停止报时。
三．选择器件
元器件清单
74ls1615片
74ls1601片
74ls0010片
74ls055片
74ls085片
74ls402片
开关3个
七段数码显示管6个
二级管
信号发生器若干
电阻
滑动变阻器
扩音器（由于未找到该器件改用彩灯代替）
1．74LS161是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，这里我给大家介绍一下他的资料：
<74ls161引脚图>
管脚图介绍：
时钟CP和四个数据输入端P0~P3
清零/MR
使能CEP，CET
置数PE
数据输出端Q0~Q3
以及进位输出TC. （TC=Q0·Q1·Q2·Q3·CET）
输 入
输 出
CR
CP
LD
EP
ET
D3
D2
D1
D0
Q3
Q2
Q1
Q0
0
Ф
Ф
Ф
Ф
Ф
Ф
Ф
Ф
0
0
0
0
1
↑
0
Ф
Ф
d
c
b
a
d
c
b
a
1
↑
1
0
Ф
Ф
Ф
Ф
Ф
Q3
Q2
Q1
Q0
1
↑
1
Ф
0
Ф
Ф
Ф
Ф
Q3
Q2
Q1
Q0
1
↑
1
1
1
Ф
Ф
Ф
Ф
状态码加1
<74LS161功能表>
从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。
当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。
而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。
74LS161还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。
合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。
2．集成十进制计数器74LS160简介
74LS160为同步十进制计数器。
其逻辑符号如下：
其管脚图如下：
其功能表如下：
74LS160逻辑功能表
CP
EPET
工作状态
×
0
×
××
置零
脉冲
1
0
××
预置数
×
1
1
01
保持
×
1
1
×0
保持（RCO=0）
脉冲
1
1
11
计数
其内部原理图如下：
74LS160内部原理图
由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。
当RD=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。
当RD=1、LD=0时，电路工作在预置数状态。
这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。
当RD=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。
同时C的状态也得到保持。
如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。
当RD=LD=EP=ET=1时，电路工作在计数状态。
从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。
利用C端输出的高电平或下降沿作为进位输出信号。
逻辑功能：
当CLR，LOAD，EP，ET均接高电平时，时钟CP端每来一个上升沿，计数器在原来的基数上加1，并从QA，QB，QC，QD，输出相应的十进制BCD码。
利用74LS160的这个功能特点可以设计出十分频器，计数器。
3．74ls00
74LS00外引线排列74LS00是四2输入与非门，其逻辑功能表如下：
A
B
L
0
0
1
0
1
1
1
0
1
1
1
0
74LS00的内部结构原理图如下：
与非门逻辑符号如下：
74LS00管脚图如下：
4.74LS08
74LS08管脚图引脚图
74LS08为四2输入与门
下图为真真表：
其与门逻辑符号如下：
5.555定时器。
国产双极型定时器CB555电路结构图。
它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。
555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以方便地构成脉冲产生和整形电路。
其功能表如下：
输入
输出
阈值输入（vI1）
触发输入（vI2）
复位（
）
输出（
）
放电管T
×
×
0
0
导通
1
1
截止
1
0
导通
1
不变
不变
555定时器功能表
其内部结构图如下
其管脚图如下：
由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VC
当vI1>2/3VCC，vI2>1/3VCC时，比较器C1输出低电平，比较器C2输出高电平基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。
当vI1<2/3VCC，vI2<1/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。
当vI1<2/3VCC，vI2>1/3VCC时，基本RS触发器R=1、S=1,触发器状态不变，电路亦保持原状态不变。
6.七段数码显示管
《七段数码管引脚图》
数码管使用条件：
a、段及小数点上加限流电阻
b、使用电压：
段：
根据发光颜色决定；小数点：
根据发光颜色决定
c、使用电流：
静态：
总电流80mA（每段10mA）；动态：
平均电流4-5mA峰值电流100mA
数码管使用注意事项说明：
（１）数码管表面不要用手触摸，不要用手去弄引角；
（２）焊接温度：
２６０度；焊接时间：
５Ｓ
（３）表面有保护膜的产品,可以在使用前撕下来。
7.开关功能
开关用在校时电路中控制时分秒的显示及把时间调到所需时刻
8.信号发生器
信号发生器用于产生所需要的频率信号
四．功能模块
（一）时分秒显示电路
1）。
分和秒的六十进制：
从常理可知，数字钟需要六十进制和十二进制计数器，而六十进制可通过十进制和六进制串联而成，从而完成数码显示。
因为同步加法计数器74LS161可构成16进制以下的计数器，所以此电路中分和秒的计时都采用74LS161来进行设计。
在数字钟的控制电路中，分和秒的控制都是一样的，都是由一个十进制计数器和一个六进制计数器串联而成的，在电路的设计中我采用的是统一的器件74LS161N的反馈置数法来实现十进制功能和六进制功能，十进制的同步加法计数器有74160和74192，而没有现成的六进制同步加法计数器。
图4是用74LS161构成六进制计数器的结构图，根据74LS161的结构把输出端的0101（十进制为5）用一个与非门74LS00引到Load端便可置0，这样就实现了六进制计数。
图5是用74LS161构成十进制计数器的结构图，同样，在输出端的1001（十进制为9）用一个与非门74LS00引到Load端便可置0，这样就实现了十进制计数。
在分和秒的进位时，用秒计数器的Load端接分计数器的CLK控制时钟脉冲，脉冲在上升沿来时计数器开始计数。
1．74LS161构成十进制计数器
2．74LS161构成六进制计数器
3．秒和分的六十进制
2）．小时的十二进制：
数字钟的小时要用到十二进制，要用到十进制，并且在计数到12时要清零，所以不能用单纯的十进制计数器，考虑到在12时要清零，还是要用两个74LS161来实现。
具体的电路图如图6。
个位采用十进制，而且当同时满足十位为1，各位为2时，两个计数器同时清零，这自然就要想到用与非门和非门反馈接到清零或置数端来实现，电路也是用反馈置的方法。
其他原理与①相同，不再细讲。
1。
控制小时显示的进位电路图
3）整体显示电路及其仿真结果
在74LS161的调试中发现没有到16而进位在进位时会多出一个消隐状态，为了消除这个状态，我用一个非门从进位端接到异步清零端，就可消除这个状态，从而让计数重新从零开始。
图中的秒和分的60进制可以用十进制计数器74LS160和74LS161代替，十进制计数器代替74LS161可以减少与非门的使用，这样就更加简化了电路，相当于一个小小的改进。
仿真的结果在Multisim中可以清楚地看到。
从左到右的函数发生器中第一个是为校时提供的，第二个是为校分提供的，第三个是是正常计数产生脉冲的信号源。
4．555定时器产生频率为1KHZ信号的电路
五．总体设计电路图
1．整个数字钟电路分为时分秒显示电路，555震荡电路，报时电路三大部分，555震荡电路连接报时电路提供1KHZ频率，时分秒连接报时电路产生整点报时信号。
三大部分就完成了此次课程设计题目的所有要求。
2．此次课程设计由两人一组共同完成，我主要负责555震荡电路和整点报时电路两个部分，而时分秒显示电路主要由另一名成员负责。
3．总体电路原理图
4.仿真结果如下
六．实验箱上操作现象及故障分析
在实验箱操作搭硬件时先按电路图的三大块分步实现，555震荡电路产生1KHZ频率信号的验证进行得很顺利，只一次连线结果就出来了；整点报时电路由于没有扩音器这一器件在实验箱上改用灯验证，这一步进行也很快；只是到第三个模块显示电路的验证时，出现了一系列问题，检查电路连线没有问题，重连了很多遍结果还是显示不对，于是我们猜测是实验箱本身的问题，把线拆下后换到别的实验箱刚开始还是不行，把线路重按一遍结果终于出来了，这次是由于实验箱线路接触不良造成的。
经多次验证和老师的指导可以得出第三部分电路验证失败应该是由于实验箱老旧退化导致内部一些地方坏了或接触不良引起的，这给实验大大增加了不必要的麻烦。
七．课程设计心得体会
做课程真的是很不容易的，在这三周里，我们一次又一次的告诉自己，坚持，再坚持，我们这些人在这么冷的天气里,就在那手冻的直哆嗦.何况我们还要想原理图。
自己看起来多完美的图纸在一检查仿真下就漏洞百出了。
说实话，课程设计这几天学到的东西还真不少。
以前不清楚的现在都暴露出来了。
以前认为学了没用的课程现在也用到了。
三周的课程设计已经过去了两周。
课程设计是培养学生综合运用所学知识,发现,提出,分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程.随着科学技术发展的日新日异，电子技术已经成为当今世界空前活跃的领域，在生活中可以说得是无处不在。
因此作为二十一世纪的大学来说掌握电子的开发技术是十分重要的。
回顾起此次电子技术课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在整整两星期多的日子里，可以说得是苦多于甜，但是可以学到很多很多的的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。
在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，比如有时候被一些小的，细的问题挡住前进的步伐，让我总是为了解决一个小问题而花费很长的时间。
最后还要查阅其他的书籍才能找出解决的办法。
并且我在做设计的过程中发现有很多东西，也知道拉自己的不足之处，知道自己对以前所学过的知识理解得不够深刻，掌握得不够牢固.
这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的辛勤指导和同学的热情帮助下，终于游逆而解。
在此，对给过我帮助的所有同学和指导老师表示忠心的感谢！
（注：
文档可能无法思考全面，请浏览后下载，供参考。
可复制、编制，期待你的好评与关注）
升级会员 