AT89C52单片机介绍.doc
《AT89C52单片机介绍.doc》由会员分享，可在线阅读，更多相关《AT89C52单片机介绍.doc（7页珍藏版）》请在冰点文库上搜索。
AT89C52单片机介绍
在众多的单片机系列中，AT89C52是一种低功耗、高性能CMOS8位微控制器，具有8K在系列可编程Flash存储器。
使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。
片上Flash允许程序存储器在系统可编程，也适用于常规编程。
在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89C52为众多嵌入式控制应用系统提供高灵活、超高效的解决方案。
AT89C52具有以下标准功能：
8K字节Flash，256字节RAM，32位I/O口线，3个16位定时器/计数器，一个响亮2级中断结构，全双工串行口，片内晶振及时钟电路。
另外，AT89C52可降至0HZ静态逻辑操作，支持2种软件可选择节电模式。
空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。
AT89C52单片机为很多嵌入式控制系统提供了一种灵活性高且廉价的方案。
故此选用AT89C52单片机。
1AT89C52单片机
1.1AT89C52单片机的硬件结构
如图3-1所示，为AT89C52的硬件结构图。
AT89C52单片机的内部结构与MCS-51系列单片机的构成基本相同。
CPU是由运算器和控制器所构成的。
运算器主要用来对操作数进行算术、逻辑运算和位操作的。
控制器是单片机的指挥控制部件，主要任务的识别指令，并根据指令的性质控制单片机各功能部件，从而保证单片机各部分能自动而协调地工作。
它的程序存储器为8K字节可重擦写Flash闪速存储器，闪烁存储器允许在线+5V电擦除、电写入或使用编程器对其重复编程。
数据存储器比51系列的单片机相比大了许多为256字节RAM。
AT89C52单片机的指令系统和引脚功能与MCS-51的完全兼容。
FLASH
CPU
串行通讯口
RAM
输入输出接口
计数器
定时器
时钟
图3-1单片机89C52结构框图
1.2主要性能参数
•8K字节可重擦写Flash闪速存储器
•1000次可擦写周期
•全静态操作：
0Hz-24MHz
•三级加密程序存储器
•256×8字节内部RAM
•32个可编程I/O口线
•3个16位定时/计数器
•8个中断源
•可编程串行UART通道
•低功耗空闲和掉电模式
图3-2AT89C52外部引脚图
1.3AT89C52管脚说明
VCC：
电源
GND：
接地
P0口：
P0口是一个8位漏级开路的双向I/O口。
作为输出口，每位能驱动8个TTL逻辑电平。
对P0口端口写“1”时，引脚作高阻抗输入。
当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。
在这种模式下，P0具有内部上拉电阻。
在flash编程时，P0口也用来接受指令字节：
在程序效验时，输出指令字节。
程序效验时，需要外部上拉电阻。
P1口：
P1口是一个具有内部上拉电阻的8位是双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑电平。
对P1口写“1”时，内部上拉电阻的原因，将输出电流ILL。
此外，与AT89C51不同之处是，P1.0和P1.1还可分别作为定时/计数器2的外部计数输入（P1.0/T2）和输出（P1.1/T2EX），具体如下表所示。
表3.1P1.0和P1.1的第二功能
引脚号
功能特性
P1.0
T2（定时/计数器2外部计数脉冲输入），时钟输出
P1.1
T2EX定时/计数2捕获/重装载触发和方向控制
在Flash编程和校验时，P1口接收低8位地址字节。
P2口：
P2口是一个具有内部上拉电阻的8位双向I/O口，P2输出缓冲级可驱动吸收或输出电流4个TTL逻辑电平。
对P2口写“1”时，通过内部上拉电阻把端口拉高，此时可以作为输入口使用。
作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流ILL。
在访问外部好曾许存储器或用16位地址读取外部数据存储器时，P2口送出高8位地址。
在这种应用中，P2口使用很强的内部上拉发送1。
在使用8位地址访问外部数据存储器时，P2口输出P2锁存器的内容。
在Flash编程和校验时，P2口接收低8位地址字节和一些控制信号。
P3口：
P3口是一个具有内部上拉电阻的8位双向I/O口，P3输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑电平。
对P3口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入端口使用。
作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流ILL。
P3口除了作为一般、的I/O口线外，更重要的是它的第二功能，如下表所示。
表3.2P3口引脚第二功能
引脚号
第二功能
P3.0
RXD（串行输入）
P3.1
TXD（串行输出）
P3.2
INT0（外部中断0）
P3.3
INT1（外部中断1）
P3.4
T0（定时器0外部输入）
P3.5
T1（定时器1外部输入）
P3.6
WR（外部数据存储器写选通）
P3.7
RD（外部数据存储器读选通）
在Flash编程和校验时，P3口也接收一些控制信号。
RST：
复位输入。
晶振工作时，RST脚持续2个机器周期以高电平将使用单片机复位。
ALE/：
地址锁存器控制信号（ALE）是访问外部程序存储器时，锁存低8位地址的输出脉冲。
在Flash编程时，此引脚（）也使用作编程输入脉冲。
在一般情况下，ALE以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。
然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。
如果需要，通过将地址为8EH的SFR的第0位置“1”，ALE操作无效。
这一位置“1”，ALE仅在执行MOVX或MOVC指令时有效。
否则，ALE将被微弱拉高。
这个ALE使能标志位的设置对微控制器处于外部执行模式下无效。
：
外部程序储存器选通信号（）是外部程序存储器选通信号。
当AT89C52从外部程序存储器执行外部代码时，在每个机器周期被激活两次，而在访问外部数据储存器时，将不被激活。
：
访问外部程序存储器控制信号。
为使能从0000H—FFFFH的外部程序存储器读取指令，端必须保持低电平（接地）。
为了执行内部程序指令，应该接VCC。
在flash编程期间，也接受12伏VPP电压。
XTAL1：
振荡器反相放大器及内部时钟发生器的输入端。
XTAL2：
振荡器反相放大器的输出端。
1.4存储器结构
MCS-51器件有单独的程序存储器和数据存储器。
外部程序存储器和数据存储器都可以64K寻址。
1.程序存储器
如果EA引脚接地，程序读取只从外部存储器开始。
对于89C52，如果EA接VCC，程序先从内部存储器（地址为0000H~1FFFFH）开始，接着从外部寻址，寻址范围为：
2000H~FFFFH。
2.数据存储器
AT89C52有256字节RAM。
高128字节与特殊功能寄存器重叠。
也就是说高128字节与特殊功能寄存器有相同的地址，而物理上是分开的。
当一条指令访问高于7FH的地址时，寻址方式决定CPU访问高字节RAM还是特殊功能寄存器空间。
直接寻址方式访问特殊功能寄存器（SFR）。
1.5定时器
1.定时器0和定时器1
在AT89C52中，定时器0和定时器1都是16位加法计数结构，分别由TH0（地址8CH）和TL0（地址8AH）及TH1（地址8DH）和TL1（地址8BH）两个8位计数器组成。
这4个计数器均属于专用寄存器之列。
每个定时器/计数器都有定时和计数两种功能。
2.计数功能
所谓的计数功能是指对外部事件进行计数。
外部事件的发生以输入脉冲表示，因此计数功能的实质就是对外脉冲进行计数。
MCS-51系列的芯片有T0（P3.4）和T1（P3.5）两个信号引脚，分别就是这两个计数器的计数输入端。
外部输入的脉冲在负跳变时有效，进行计数器加1。
计数方式下，单片机在每个机器周期的S5P2拍节对外部计数脉冲进行采样。
如果前一个机器周期采样为高电平，后一个机器周期采样为低电平，即为一个有效计数脉冲。
在下一个机器周期的S3P1进行计数。
可见采样计数脉冲是在2个机器周期进行的。
鉴于此，计数脉冲的频率不能高于振荡脉冲的频率不能高于振荡脉冲频率的1/24。
3.定时功能
定时器也是通过计数器的计数来实现的，不过此时的计数脉冲来自单片机的内部，即每个机器周期产生一个计数脉冲。
也就是每个机器周期计数加1。
由于一个机器周期等于12个振荡脉冲周期，因此计数频率为振荡频率的1/12。
如果单片机采用12MHz晶体，则计数频率为1MHz。
即每微秒计数器加1。
这样不但可以根据计数值计算出定时时间，也可以反过来按定时时间的要求计算出计数器的预置值。
4.定时器2
定时器2是一个16位定时器/计数器，它既可以作定时器，又可以做事件计数器。
其工作方式由特殊寄存器T2CON中的C/T2位选择（如表2所示）。
定时器2有三种工作模式：
捕捉方式、自动重载（向上或向下计数）和波特率发生器。
如表3.3所示，工作模式由T2CON中的相关为选择。
定时器2有2个8位寄存器：
TH2和TL2。
在定时工作方式中，每个机器周期，TL2寄存器都会加1。
由于一个机器周期由12个晶振周期构成，因此，计数频率就是晶振频率的1/12。
表3.3定时器2工作模式
RCLK+TCLK
CP/RL2
TR2
MODE
0
0
1
16位自动重载
0
1
1
16位捕捉
1
×
1
波特率发生器
×
×
0
不用
在计数工作方式下，寄存器在相关外部输入角T2发生1至0的下降沿时增加1。
在这种方式下，每个机器周期的S5P2期间采样外部输入。
一个周期采样到高电平，而下一个周期采样到低电平，计数器加1。
在检测到跳变的这个周期的S3P1期间，新的计数值出现在寄存器中。
因为识别1—0的跳变需要2个机器周期（24个晶振周期），所以，最大的计数频率不高于晶振频率的1/24。
为了确保给定的电平在采样前采样到一次，电平应该至少在一个完整的机器周期内保持不变。
表3.4T2MOD-定时器2控制寄存器
T2MOD地址：
0C9H复位值：
×××××00B
-
-
-
-
-
-
T2OE
DCEN
7
6
5
4
3
2
1
0
符号
功能
—
无定义，预留扩展
T2OE
定时器2输出允许位
DCEN
置1后，定时器2可配置向上或向下计数
1.6中断
AT89C52有6个中断源：
两个外部中断（INT0和INT1），三个定时中断定时器0、1、2和一个串行中断。
每个中断源都可以通过置位或清除特殊寄存器IE中的相关中断允许控制位分别使得中断源有效或无效。
IE还包括一个中断总控制位EA，它能禁止所有中断。
如表3.5所示，IE.6位是不可用的。
对于AT89S52，IE.5位也是不能用的。
用户软件不应给这些位写1。
它们为AT89系列新产品预留。
定时器2可以被寄存器T2CON中的TF2和EXF2的或逻辑触发。
程序进入中断服务后，这些标志位都可以由硬件清0。
实际上，中断服务程序必须判定是否是TF2或EXF2激活中断。
标志位也必须由软件清0。
定时器0和定时器1标志位TF0和TF1在计数溢出的那个周期的S5P2被置位。
它们的值一直到下一个周期被电路捕捉下来。
然而，定时器2的标志位TF2在计数溢出的那个周期被置位，在同一个周期被电路捕捉下来。
表3.5中断允许控制位
符号
位地址
功能
EA
IE.7
中断允许控制位，EA=0，中断总禁止；EA=1，各中断由各自的控制位设定
-
IE.6
预留
ET2
IE.5
定时器2中断允许控制位
ES
IE.4
串行口中断允许控制位
ET1
IE.3
定时器1中断允许控制位
EX1
IE.2
外部中断1允许控制位
ET0
IE.1
定时器0中断允许控制位
EX0
IE.0
外部中断0允许控制位
1.7晶振特性
AT89C52单片机有一个用于构成内部振荡器的反相放大器，XTAL1和XTAL2分别是放大器的输入、输出端。
石英晶体和陶瓷谐振器都可以用来一起构成自激振荡器。
从外部时钟远驱动器件的话，XTAL2可以不接，而从XTAL1接入。
由于外部时钟信号经过二分频触发后作为外部时钟电路输入的，所以对外部时钟信号的占空比没有其它要求，最长低电平持续时间和最少高电平持续时间等还是要符合要求的。
石英晶振C1，C2=30PF+-10PF
陶瓷谐振器C1，C2=40PF+-10PF
1.8空闲模式
在空闲工作模式下，CPU处于睡眠状态，而所有片上外部设备保持激活状态。
这种状态可以通过软件产生。
在这种状态下，片上RAM和特殊功能寄存器的内容保持不变。
空闲模式可以被任一个中断或硬件复位中止。
由硬件复位终止空闲模式只需两个机器周期有效复位信号，在这种情况下，片上硬件禁止访问内部RAM，而可以访问端口引脚。
空闲模式被硬件复位终止后，为了防止预想不到的写端口，激活空闲模式的那一条指令的下一条指令不应该是写端口或外部存储器。
1.9掉电模式
在掉电模式下，晶振停止工作，激活掉电模式的指令是最后一条执行指令。
片上RAM和特殊功能寄存器保持原值，直到掉电模式终止。
掉电模式可以通过硬件复位和外部中断退出。
复位重新定义例如SFR的值。
在VCC未恢复到正常工作电压时，硬件复位不能无效。
并且应保持足够长的时间以使晶振重新工作和初始化。
表3.6空闲模式和掉电模式下的外部引脚状态
模式
程序存储器
ALE
PESN
PORT0
PORT1
PORT2
PORT3
空闲
内部
1
1
数据
数据
数据
数据
空闲
外部
1
1
浮空
数据
地址
数据
掉电
内部
0
0
数据
数据
数据
数据
掉电
外部
0
0
浮空
数据
数据
数据
升级会员 