八路抢答器电路设计Word下载.docx
《八路抢答器电路设计Word下载.docx》由会员分享，可在线阅读，更多相关《八路抢答器电路设计Word下载.docx（17页珍藏版）》请在冰点文库上搜索。
1.2设计要求
（1）、设计一个可容纳8组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）、设置一个主持人“复位”按钮。
（4）、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出2~3秒的音响。
（5）、设置一个计分电路，每组开始预置100分，由主持人记分，答对一次加10分，答错一次减10分。
要求进行按键防抖动设计。
2系统设计
2.1方案论证
八路抢答器的设计方法很多，可由多种类型电路来构成，这里提供两种方案供选择：
方案1：
单片机系统控制方案
单片机是核心控制元件，利用编程语言对其功能的设计。
其优点是用软件设计替代了硬件设计，使得硬件的功能设计不再仅局限于硬件本身，而变得更加的灵活与多样，也大大降低了硬件功能设计的难度。
其缺点是抗干扰性能差，不通用，并且需要有接口电路与之配套，价格中等，制造较难，维修亦较难。
方案2：
数字逻辑电路控制方案
数字逻辑电路控制系统主要由各种逻辑元件构成，包括计数器、触发器以及各种门电路，硬件设计思路非常简单，造价低廉，元件少，体积小，稳定性好，可靠性和性价比都很高。
缺点在于功能实现后电路结构复杂，维护起来比较困难。
在本设计中，采用数字逻辑电路控制系统，与单片机相比，该电路具有价格低，元件少，体积小，稳定性好，可靠性高的特点。
因此，在本设计上采用数字逻辑电路方案。
2.2系统设计
2.2.1结构框图及说明
图2-1八路抢答器的系统结构示意图
如图所示电路包括主体电路和扩展电路两部分。
电路要完成以下功能：
（1）优先编码电路判断抢答着的编号，并由锁存器进行锁存，然后通过译码显示电路在数码管上显示抢答着的编号；
（2）扬声器发出短暂声响；
（3）控制电路对其余输入编码进行封锁，禁止其他选手进行抢答；
（4）通过编码译码电路显示各个参赛队的比赛分数。
（5）具有复位功能，主持人可以根据需要，随时对状态清零，进入下一个抢答环节。
2.3系统原理图及工作原理
2.3.1八路抢答器抢答模块系统原理设计
图2-2八路抢答器抢答模块原理设计图
工作原理：
接通电源后，主持人按下开关，选手开始抢答，CD4511优先编码锁存参赛队的编号，数码管显示选手编号，该电路抢答按钮由多个开关构成，每一选手与一开关对应，当按下某一开关时，触发锁存电路被触发，在输出端产生相应的输出电平信息，同时为了防止随后其他开关触发而产生混乱，让最先产生的输出电平返回将触发锁存器的电路锁定。
这里应用了CD4511，CD4511是用于驱动共阴极
LED
（数码管）显示器的
BCD
码—七段码译码器，特点：
具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。
可直接驱动LED显示器。
引脚排列如图2-3所示。
其中a
b
c
d
为
码输入，a为最低位。
LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。
BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，
B1端应加高电平。
另外
CD4511有拒绝伪码的特点，当输入数据越过十进制数9（1001）时，显示字形也自行消隐。
LE是锁存控制端，高电平时锁存，低电平时传输数据。
a～g是
7
段输出，可驱动共阴LED数码管。
另外，CD4511显示数“6”时，a段消隐；
显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。
Vccfgabcde
A1A2LTBILEA3A4GND
图2-3
CD4511引脚图
BI：
4脚是消隐输入控制端，当BI=0
时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：
3脚是测试输入端，当BI=1，LT=0
时，译码输出全为1，不管输入
DCBA
状态如何，七段均发亮，显示“8”。
它主要用来检测数码管是否损坏。
LE：
锁定控制端，当LE=0时，允许译码输出。
LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。
A1、A2、A3、A4、为8421BCD码输入端。
a、b、c、d、e、f、g：
为译码输出端，输出为高电平1有效。
输出端（Ya－Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。
当要求输出
0－15
时，消隐输入（BI）应为高电平或开路，对于输出为0
时还要求脉冲消隐输入（RBI）为高电平或者开路。
当BI为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。
当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（LT）为高电平时，
Ya
－Yg为低电平，脉冲消隐输出（RBO）也变为低电平。
当BI为高电平或开路时，LT为低电平可使Ya－Yg均为高电平。
48
与248
的引出端排列、功能和电特性均相同，差别仅在显示6
和9,248
所显示的6
和9
比48
多出上杠和下杠。
引出端符号
A0－A3
译码地址输入端
BI/RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）
LT灯测试输入端（低电平有效）
RBI脉冲消隐输入端（低电平有效）
Ya－Yg
段输出
当主持人控制开关处于“清零”位置时，RS触发器的R端为低电平，输出端（4Q～1Q）全部为低电平。
于是CD4511的BI=0，显示器灭灯；
CD4511的选通输入端ST=0，CD4511处于工作状态，此时锁存电路不工作。
当主持人将开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，既抢答器处于等待工作状态，等待输入端I7、I6、I5、I4、I3、I2、I1、I0输入信号，当有选手将键按下时（如按下S5），CD4511的输出Y2Y1Y0=010，经RS锁存器后，CTR=1，BI=1，此时CD4511处于工作状态，4Q3Q2Q=101，经CD4511译码后，显示器显示出“5”。
此外，CTR=1，使CD4511的ST端为高电平，CD4511处于禁止工作状态，封锁了其它按键的输入。
当按下的键松开后，CD4511的高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其它按键的输入信号仍不会被接受。
这就保证了抢答者的优先性以及抢答电路的准确性。
当优先抢答者回答完问题后，主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。
2.3.2八路抢答器记分模块系统原理设计
计分器是用来记录选手的得分，记分器在竞争中也显得比较重要，下面就是介绍该计分器的电路结构及工作原理。
该计数器是由2个74ls190以及一个D触发器构成，其电路结构如下：
其中74LS190是一个加减计数器，由控制5管脚控制，当5端口输入为高电平时，工作状态为一个减计数器，但端口为低电平时，工作状态为加法器，D触发器主要是使个位显示0，由于开始抢答时，每位选手显示分数为100.因此，百位的74190置数为1，十位5数置数为0。
图2-4八路抢答器记分模块原理设计图
74ls190的主要功能
190
的预置是异步的。
当置入控制端（
LD
）为低电平时，
不管时钟CP
的状态如何，输出端（Q0～Q3）即可预置成与数
据输入端（D0～D3）相一致的状态。
的计数是同步的，靠CP
加在4
个触发器上而实现。
当
计数控制端（CT
）为低电平时，在CP
上升沿作用下Q0～Q3
同时变化，从而消除了异步计数器中出现的计数尖峰。
当计数
方式控制（U
/D）为低电平时进行加计数，当计数方式控制（U
/D）为高电平时进行减计数。
只有在CP
为高电平时CT
和
U
/D
才可以跳变
有超前进位功能。
当计数溢出时，进位/错位输出端
（CO/BO）输出一个低电平脉冲，其宽度为CP
脉冲周期的高
电平脉冲；
行波时钟输出端（
RC
）输出一个宽度等于CP
低电
平部分的低电平脉冲。
利用
端，可级联成N
位同步计数器。
当采用并行CP
控制时，则将RC
接到后一级CT
；
当采用并行CT
控制时，
则将RC
接到后一级CP。
CO/BO
进位输出/错位输出端
CP
时钟输入端（上升沿有效）
CT
计数控制端（低电平有效）
D0～D3
并行数据输入端
异步并行置入控制端（低电平有效）
Q0～Q3
输出端
行波时钟输出端（低电平有效）
加/减计数方式控制端
极限值
电源电压
7V
输入电压
54/74190
5.5V
74ls74工作原理:
TTL电路中，比较典型的d触发器电路有74ls74。
74ls74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发d触发器电路。
图2-574LS74原理图
工作原理:
SD
和RD
接至基本RS
触发器的输入端，它们分别是预置和清零端，低电平有效。
当SD=0且RD=1时,不论输入端D为何种状态，都会使Q=1，Q=0，即触发器置1；
当SD=1且RD=0时，触发器的状态为0,SD和RD通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
工作过程如下：
1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。
同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。
这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。
Q3=Q5=D，Q4=Q6=D。
由基本RS触发器的逻辑功能可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封锁。
这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径;
该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。
Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。
Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；
Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。
因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。
与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。
、
功能描述
1.状态转移真值表
边沿D触发器的状态转移真值表
D
Q*
Q*+1
说明
输入状态与D端相同
1
图2-674LS74真值表
2.特征方程Qn+1=D
3.状态转移图
图2-774LS74状态转换图
4.引脚图
VCC2Rd2D2CP2Sd2Q2Q
1Rd1D1CP1Sd1Q1QGND
图2-874LS74引脚图
3电路仿真与测试
3.1八路抢答器抢答模块仿真测试图
3.1.1八路抢答器抢答模块开始时仿真测试图
图3-1八路抢答器抢答模块开始时仿真测试图
3.1.2八路抢答器抢答模块工作时仿真测试图
图3-2八路抢答器抢答模块工作时仿真测试图
3.2八路抢答器记分模块仿真测试图
3.2.1八路抢答器记分模块开始时仿真测试图
图3-3八路抢答器记分模块开始时仿真测试图
3.2.2八路抢答器记分模块工作时仿真测试图
图3-4八路抢答器记分模块工作时仿真测试图
3.3八路抢答器整体电路图
图3-5八路抢答器整体电路图
4安装调试
4.1安装调试过程
（1）根据原理设计理论在软件protues7上画出整机电路图，进行测试与调试，直到该电路能正确实现题目所要求的功能。
（2）根据设计的总电路图，选择所需要的电子元件和工具箱。
逐个测试元件的性能参数，检查线路和电路板的良好与否。
（3）查阅说明书与教材参考书，参考管脚图，清楚芯片的引脚的功能，并对照电路图在工具箱上面根据信号流向逐步接线，认真的检查电路是否正确，注意器件管脚的连接，“悬空端”、“清零端”、“置1段”等要认真谨慎正确处理，认真分析是什么状态的电平有效。
（4）从电源开始调试，看电源的输入输出是否正确，电源的电压值是否正确，看脉冲是否已经接入。
（5）将各模块逐个调试，待各单元电路达到各自技术指标的要求，均能正常工作，将它们连接起来进行统调和系统测试。
4.2故障分析
了解一些常见的故障对于正确快速地调试系统是很有必要的。
对这些故障的处理是对一个系统设计者的综合考验，它不但要求对硬件电路容易出现的故障有很好的了解，而且对整个系统的设计更要有一个深刻的认识。
下面是一些分析的总结：
1忘记加电。
所有的集成芯片都要在接入电源的情况下才能工作，在实验中往往忘记为一些芯片加电源，尤其是有些集成的门电路芯片
2元器件错误。
这类错中主要包括看错元器件的型号，或者粗心将元器件的管脚连错，还有器件错插以及元器件已损坏等现象。
所以每连接完一个功能模块，都要先仔细的排查电路连接是否正确，再接通电源进行该模块的调试，以免发生短路或电源接反等情况出现。
在调试一个模块的时候，要时刻注意元器件的情况，以避免元器件损坏。
当发现模块中的某一个模块的某个元器件过热的时候，就应对这个元器件进行测试，是否损坏。
3设计的错误。
这类错误主要在设计的阶段发现，在系统设计时，应该对设计方案精益求精，对设计原理进行反复推敲，以发现系统的设计错误。
当然这类错误也可能在调试过程中才发现，若发现实际值跟理论值出现较大出入而又找不到其他的原因，这个时候就应该对系统原理再进行分析。
4.错误的排查。
首先要通过电路错误输出来初步判断是哪个电路功能模块出了问题。
紧接着，熟练运用万用笔来排查该模块的每一个原件，直到找到错误出现的原件，并更正错误。
注意：
在更换原件或者更改电路连接时一定要切断电源，并且连接后要检查，以免发生类似短路的问题。
5实验材料清单
电阻（10K）
6个
电阻（470）
7个
电解电容（100uF）
1个
二极管
18个
CD4511
按键
9个
74ls190
2个
74ls00
74ls74
有源蜂鸣器
三极管
数码管
6心得体会
八路抢答器是一个用途非常广泛的电路，在很多地方都可以见到它们的身影，如在学校、电视台、等竞争的公共场。
我设计的这个八路抢答器电路，是以74LS系统的集成芯片为主做的一个整体具有逻辑控制和智能调节时间的智能抢答器，它可以锁定抢答者的编号而且后面在主持人没有清零的情况下后来的人无法抢答。
在计时模块中运用了190作为置数和计数两用。
主持人可以通过判断选手回答是否正确，以此来确定是否加分。
第一，对于八路抢答器的设计，从设计要求及功能分析，它主要由三个重要部分组成,即抢答电路，记分电路。
从而可以知道，这个抢答器的设计需要从局部到整体，即需要先设计出各部分电路，然后再把它们组装在一起。
除此之外，还有部分的反馈电路，才能让它们合理组合，并且能够实现抢答计分报警等功能。
对于电路的设计，首先得知道要实现各部分电路功能所需的元件及大致的组合方式；
另外，还得清楚知道所需芯片的功能和用法，以便能正确连接，这就需要知道芯片各引脚的功能和高低电平的触发。
第二，对于电路的设计过程，我们首先自行分析了老师给我们的课题，然后上网搜索了一些有关资料，再借助实验指导书和《数字电子技术基础》，开始了初步的设计，首先我们按步骤一步一步的设计，即先设计抢答电路，再设计计时和积分电路，但由于对D触发器的锁存功能不太了解怎么用，所以在抢答电路的设计设计上遇到了一些困难，不过最后经过老师的指导，在我们的多次尝试下，还是成功的设计了出来。
至于计时电路和积分电路，相对简单一些，经过几天的努力，我们终于成功的把抢答器设计了出来，并且调试成功。
第三，课程设计就是理论联系实际最好的方式，经过这样的课程设计，真的让我们学到了很多，也清楚的知道理论跟实际之间的差别。
对于此次的抢答器设计，我们对７４ＬＳ00、７４ＬＳ１９0、７４ＬＳ74、CD4511等芯片和Ｄ触发器有了更深刻的了解，同时也对proteus软件的使用更加熟悉了一些，学会了自己动手，而不是只会理论。
通过这次课程设计，我收获颇多。
首先，这次设计过程中我查阅了很多资料，通过查阅各种资料，加深了我对更多理论知识的理解，尤其是对很多元器件、模拟电路和数字电路的理解。
通过这次设计进一步加深了我的团队意识，团队协作是非常重要的。
更重要的是通过这次课程设计，我的自学能力、解决问题的能力得到了深化以及怎样用最有效率的方法让陌生的东西变得熟悉。
总之，这近一周的课程设计不仅让我们对电子技术这门课程有了更深刻的了解，同时对于我们其他方面能力的培养也起到了一定的作用。
不过，这个设计还是有它的不足之处。
首先就是电路设计有些复杂，而且他的设计中逻辑门运用过多。
这样使得整个线路就相对要复杂一些,它们会耗费掉一定的电力，这些不足之处仍有待解决。
参考文献
[1]阎石.《数字电子技术基础》.北京:
高等教育出版社,2006年5月第5版．
[2]邓元庆,贾鹏.《数字电路与系统设计》.西安:
西安电子科技大学出版社;
2003年5月.
[3]康华光,邹寿彬,秦臻.电子技术基础数字部分[M].北京:
北京高等教育出版社，2005.
[4]何希才.常用集成电路简明速查手册[M].北京:
国防工业出版社,2006.
[5]杨建良,李新国,胡恩博,罗凌斌.数字电子技术基础[M]，武汉：
武汉大学出版社，2007年：
200-250.
升级会员 