数字逻辑设计及应用课程16讲稿.docx

上传人:b****6 文档编号:7876565 上传时间:2023-05-12 格式:DOCX 页数:42 大小:1.53MB
下载 相关 举报
数字逻辑设计及应用课程16讲稿.docx_第1页
第1页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第2页
第2页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第3页
第3页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第4页
第4页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第5页
第5页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第6页
第6页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第7页
第7页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第8页
第8页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第9页
第9页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第10页
第10页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第11页
第11页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第12页
第12页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第13页
第13页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第14页
第14页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第15页
第15页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第16页
第16页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第17页
第17页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第18页
第18页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第19页
第19页 / 共42页
数字逻辑设计及应用课程16讲稿.docx_第20页
第20页 / 共42页
亲,该文档总共42页,到这儿已超出免费预览范围,如果喜欢就下载吧!
下载资源
资源描述

数字逻辑设计及应用课程16讲稿.docx

《数字逻辑设计及应用课程16讲稿.docx》由会员分享,可在线阅读,更多相关《数字逻辑设计及应用课程16讲稿.docx(42页珍藏版)》请在冰点文库上搜索。

数字逻辑设计及应用课程16讲稿.docx

数字逻辑设计及应用课程16讲稿

第一次课:

课程介绍及要求一学时

课程教学内容安排:

第一章引论

第二章数系与代码

第三章数字电路

第四章组合逻辑设计原理

第五章组合逻辑设计实践

第七章时序逻辑设计原理

第八章时序逻辑设计实践

第十章存储器及其在数字逻辑系统实现中的运用

第十一章其他的实际问题

补充内容模数转换器、数模转换器(ADC/DAC)原理及应用简介

课程教学时间安排:

第一章引论(计划学时数:

2学时)

介绍数字逻辑电路的特点、数字逻辑电路在电子系统设计中的地位、数字逻辑电路与模拟电子电路之间的关系、简单介绍EDA设计工具、VHDL语言对数字逻辑设计作用和影响。

第二章数系与代码(计划学时数:

6学时)

十进制、二进制、八进制和十六进制数的表示方法以及它们之间的相互转换、非十进制数的加减运算;

符号数的表达格式以及它们之间的相互转换以及带符号数的补码的加减运算;

BCD码、格雷码的特点,它们与二进制数之间的转换关系;简介二进制数的浮点数表达(补充);

第三章数字电路(计划学时数:

4学时)

作为电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式;以CMOS倒相器电路的构成及工作状态分析;

逻辑电路的静态、动态特性分析,等价的输入、输出模型;

特殊的输入输出电路结构:

CMOS传输门、施密特触发器输入结构、三态输出结构、漏极开路输出结构;学习了解其他类型的逻辑电路:

TTL,ECL等;

不同类型、不同工作电压的逻辑电路的输入输出逻辑电平规范值以及它们之间的连接配合的问题。

第四章组合逻辑设计(计划学时数:

10学时)

逻辑代数的公理、定理,对偶关系,以及在逻辑代数化简时的作用;

逻辑函数的表达形式:

积之和与和之积标准型、真值表;组合电路的分析:

逻辑函数表达式的产生过程及逻辑函数表达式的基本化简方法;

组合电路的综合过程:

将功能叙述表达为组合逻辑函数的表达形式、逻辑函数表达式的化简—函数化简方法

卡诺图化简方法、使用与非门、或非门表达的逻辑函数表达式、逻辑函数的最简表达形式及综合设计的其他问题:

无关项的处理、冒险问题和多输出逻辑化简的方法。

第五章组合逻辑设计实践(计划学时数:

10学时)

利用基本的逻辑门完成规定的组合逻辑功能(如译码器、编码器、多路选择器、多路分配器、异或门、比较器、全加器等)的电路设计任务;

利用基本的逻辑门和已有的逻辑功能电路作为设计的基本元素完成更为复杂的组合逻辑电路设计的方法。

第七章时序逻辑设计原理(计划学时数:

10学时)

基本时序元件R-S型,D型,J-K型,T型锁存器、触发器的电路结构,工作原理,时序特性等;扫描触发器(ScanFlip-Flop)特性及基本应用;

钟控同步状态机的模型图,状态机类型及基本分析方法和步骤,使用状态图表示状态机状态转换关系;

时序状态机的设计:

状态转换过程的建立,状态的化简与编码赋值、未用状态的处理-最小风险方案和最小代价方案、使用状态转换表的设计方法、使用状态图的设计方法。

第八章时序逻辑设计实践(计划学时数:

10学时)

利用基本的逻辑门、时序元件作为设计的基本元素完成规定的钟控同步状态机电路的设计任务:

计数器、位移寄存器、序列检测电路和序列发生器的设计;

利用基本的逻辑门和已有的中规模集成电路(MSI)时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。

时序电路设计中的其他问题:

组合电路与时序电路的比较,大型时序电路的结构划分,时钟歪斜,异步输入处理等。

第十章存储器及其在数字逻辑系统实现中的运用(计划学时数:

4学时)

学习了解:

存储器(ROM,SRAM)的基本工作原理和结构;

学习掌握:

存储器在数字逻辑系统设计的硬件实现中的运用。

第十一章其他的实际问题(计划学时数:

2学时)

数字逻辑电路(组合电路和时序逻辑电路)设计的描述说明方法;

数字逻辑系统设计的其他问题:

数字逻辑设计中设计工具的作用、设计的可测试性问题、数字逻辑系统可靠性的问题、高速数字逻辑系统中信号传输的相关问题。

补充内容:

模数转换器、数模转换器(ADC/DAC)原理及应用简介(计划学时数:

4学时)

数字-模拟转换器(DigittoAnalogConverter,DAC))的基本电路结构(R-2R结构的DAC),工作原理;

模拟-数字转换器(AnalogtoDigitConverter,ADC)的基本电路结构(逐次逼近式的ADC),工作原理;

模拟-数字转换器、数字-模拟转换器(ADC/DAC)在电子系统中的作用和应用,特别是在波形发生方面的运用。

课程教学实验内容安排:

课外上机实验教学(计划学时数:

16学时)

实验目的:

通过使用CAD设计工具对教材中相关例题的分析,加深对教材内容的理解,更好地掌握相关知识。

1、学习使用PSPICE电路分析工具仿真分析CMOS基本逻辑门的静态特性和动态特性、了解电路结构和负载特性对逻辑门静态特性和动态特性的影响。

2、学习数字逻辑电路仿真工具MAX+plusII的基本使用方法;进行基本组合电路基本功能单元,时序电路的基本功能单元进行仿真,加深对基本功能单元功能作用的理解;对教材中大型例题进行仿真分析,加强对大型综合性设计的分析理解能力。

课程考核

课程考核的内容有:

平时课外作业练习;课程随堂练习与测验;期中考试和期末考试。

最终成绩组成:

平时成绩占40%,期末考试成绩占60%。

期中考试成绩、平时课外作业练习成绩和随堂练习与测验成绩在平时成绩中分占50%,25%,25%。

数字逻辑电路课程结构

 

数字逻辑电路与其他课程的相关关系

 

CHAPTER1INTRODUCTION

ANALOGVERSUSDIGITAL

Analogsignalsarethetime-varyingsignalsthatcantakeonanyvalueacrossacontinuousrangeofvoltageorcurrent.

Forexample:

thesignalsin(ωt)

Analogcircuitsandsystemsprocessanalogsignal.

Adigitalsignalismodeledastakingon,atanytime,onlyoneoftwodiscretevalues(0or1,loworhigh,falseortrue)

Digitalcircuitsandsystemsprocessdigitalsignal.

Digitalcircuitsandsystemshavemanyusesinourlife:

Stillpictures.

Videoandaudiorecordings

Automobilecarburetors

Thetelephonesystems

Movieeffects。

Whyhastherenowbeenadigitalrevolution?

Reproducibilityofresults(结果的可重现性)

Easyofdesign(设计的方便性)

Flexibilityandfunctionality

Programmability

Speed

Economy

Steadilyadvancingtechnology

Digitaldevices

Thegates:

ANDgatesORgatesNOTgates(inverter)

Thecombinationallogicgates:

NOT-AND(NAND)gates,NOT-OR(NOR)gates,….

Theflip-flopdevices(触发器)

ElectronicAspectsofdigitaldesign

Seethefigure1-2

Integratedcircuits

IC

WAFER

DIE

SSI:

SMALL-SCALEINTEGRATION

MSI:

MEDIUM-SCALEINTEGRATION

LSI:

LARGE-SCALEINTEGRATION

PACKAGE

 

CHAPTER2NumberSystemsandCodes

2.1PositionalNumberSystems

Inthissystem,anumberisrepresentedbyastringofdigits,whereeachdigitpositionhasanassociatedweight,andthevalueofanumberisaweightedsumofthedigits.

Forexample

Adecimalnumber1734canbewrittenas:

1734=1*1000+7*100+3*10+4

=1*103+7*102+3*101+4*100

where,10iscalledthebaseorradixofthenumbersystem,and103istheweightoftheposition3.

Ingeneral,anumberNoftheformnp-1np-2…n2n1n0.n-1n-2…n-k,theradixisr(r≥2),hasthevalue

N=np-1·rp-1np-2·rp-2…n2·r2n1·r1n0·r0n-1·r-1n-2·r-2…n-k·r-k

ni=Є(0,1…r-1)

Ifr=2,thenni=Є(0,1),thenumbersystemisBINARYnumbersystem.

AbinarynumberBoftheform10101110,thevalueis

B=1*27+0*26+1*25+0*24+1*23+1*22+1*21+0*20

=1*128+0*64+1*32+0*16+1*8+1*4+1*2+0*1

=174

Wewriteabinarynumberasbp-1bp-2…b2b1b0.b-1b-2…b-k,theleftmostbitiscalledthemostsignificantbit(MSB),andtherightmostbitistheleastsignificantbit(LSB).

Ifr=8,thenni=Є(0,1…7),thenumbersystemisOCTALnumbersystem.

Ifr=16,thenni=Є(0,1…9,A,B,C,D,E,F),thenumbersystemisHEXADECIMALnumbersystem.

Whendealingwithbinaryandothernondecimalnumbers,weuseasubscripttoindicatetheradixofeachnumber.Forexamples,

100112meansabinarynumber

1001110foradecimalnumber

17868foranoctalnumber

178616forahexadecimalnumber.……

2.3GeneralPositional-Number-SystemConversions

SignedNumberBinaryCodes

Signedbinarynumbersprovidethemeansbywhichbothpositiveandnegativenumbersmayberepresented.

Binarysignedmagnitudeconventionusesthemostsignificantbitpositiontoindicatesign(signbit)andtheremaininglessersignificantbitstorepresentmagnitude.

Thesignbitis0forpositivenumber,1fornegativeone.

Threemainsignednumberbinarycodesareused:

signed-magnitudecode,2scomplement,and1scomplement.

Signed--MagnitudeCodes

Themostsignificantbit(MSB)positionis0forallpositivevaluesand1fornegativevalue.Therearetwopossiblerepresentationofzero,“+0”and“-0”,butbothhavesamevalue.Ann-bitsigned-magnitudeintegerlieswithintherange:

-(2n-1-1)through+(2n-1-1).

Some8-bitsigned-magnitudeintegers

+8510=010101012-8510=110101012

+12710=011111112-12710=111111112

+010=000000002-010=100000002

2sComplementNumber

NumberAisan-bitsignedbinarycode

Way1:

thecomplementofAisequivalentto{[2n+A]|mod(2n)}.

Way2:

IfA≥0,

IfA<0,

Someexamplesfor2scomplementnumber

[01010101]2scomplement=01010101B(+8510)

[11010101]2scomplement=10101011B(-8510)

[00000000]2scomplement=00000000B(010)

[10000000]2scomplementmeans-12810

Ann-bit2’scomplementnumberlieswithintherange:

-(2n-1)through+(2n-1-1)

Zeroisapositivenumber

[10000000]2scomplementmeans-12810

Inanycomplementsystem,wenormallydealwithafixednumberofdigits,n.

Wecanconvertann-bit2scomplementnumberXintoanm-bitone.

Ifm>n,wemustappendm-ncopiesofX’ssignbittotheleftofX.

Ifm

Get[-A]2scomplementfrom[A]2scomplement

Wehaveann-bitcomplementnumber[A]2scomplement,

toobtainthe[-A]2scomplement

[-A]2scomplement=2n-[A]2scomplement

EX:

[A]2scomplement=01010101B

[-A]2scomplement=10101011B

1scomplementnumber

NumberAisan-bitsignedbinarycode

IfA≥0,thecomplementofAisequivalenttoA.

IfA<0,thecomplementofAisequivalentto2n-1+A

Zeroisapositivenumber

Someexamplesfor1scomplementnumber

[01010101]1scomplement=01010101B

[11010101]1scomplement=10101010B

[00000000]1scomplement=00000000B

Get1scomplementfromsignedmagnitudenumber

Wehaveann-bitsigned-magnitudenumberA,toobtainthe[A]1scomplement.wemustto:

IfA≥0,[A]1scomplement=A

IfA<0,savethesignbitofAandcomplementtheremaininglessersignificantbits(thatis,change0’sto1’sand1’sto0’s)

EX:

[A]signed-magnitude=11010101B

[A]1scomplement=10101010B

Get2scomplementfrom1scomplementnumber

Wehave[A]1scomplement,Byfollowingway,wecanget[A]2scomplement

[A]2scomplement=[A]1scomplement,+1

 

Ex:

[A]1scomplement=10101010B

+1

[A]2scomplement=10101011B

 

2‘sCOMPLEMENTADDITIONANDSUBTRACTION

ADDITIONRULES

2s-complementnumbercanbeaddedbyordinarybinaryaddition,ignoringanycarriesbeyondtheMSB.Theresultwillalwaysbethecorrectsumaslongastherangeofthenumbersystemisnotexceeded.

[A+B]2scomplement=

[A]2scomplement+[B]2scomplement

EX:

+30011-21110

++4+0100+-5+1011

+70111-711001

+60110+40100

+-3+1101+-7+1001

+310011-31101

OVERFLOW

Ifanadditionoperationproducesaresultthatexceedstherangeofthenumbersystem,overflowissaidtooccur.

Thereisasimplerulefordetectingoverflowinaddition:

Anadditionoverflowsifthecarrybitscinintoandcoutoutofthesignpositionbitaredifferent.

Usingdoublesignbittodetectoverflow

+300011-211110

++4+00100+-5+11011

+700111-711001

-311101+500101

+-6+11010++6+00110

-910111+1101011

Ifthesignbitshavesamesign,thesumisvalid;

Ifthesignbitsaredifferent,theadditionoverflows

SUBTRACTIONRULE

[A-B]2scomplement=[A]2scomplement+[-B]2scomplement

AND[-A]2scomplement=2n-[A]2scomplement

EX:

[A]2scomplement=01010101B

[-A]2scomplement=10101011B

Overflowinsubtractioncanbedetectedbyexaminingthesignoftheminuendandthecomplementedsubtrahend,usingthesameruleasinaddition.

CombinationalLogicDesignPractices

5.1DocumentationStandard(文档要求)

CircuitSpecification(说明书)

BlockDiagram(方框图)

SchematicDiagram(原理图)

TimingDiagram(定时图)

Structuredlogicdevicedescription

Circuitdescription

5.1.1BLOCKDIAGRAM

Ablockdiagramshowstheinputs,outputs,functionmodules,internaldatapaths,andimportantcontrolsignalofasystem.

Agoodblockdiagramshowsinfig5-1

Fig5-2(c)istoomuchdetail

BUS(总线):

Abusisacollectionoftwoormorerelatedsignallines.Aslashandanumbermayindic

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > PPT模板 > 商务科技

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2