电子科技大学《EDA技术》20春期末考试.docx
《电子科技大学《EDA技术》20春期末考试.docx》由会员分享,可在线阅读,更多相关《电子科技大学《EDA技术》20春期末考试.docx(11页珍藏版)》请在冰点文库上搜索。
电子科技大学《EDA技术》20春期末考试
电子科技大学《EDA技术》20春期末考试
电子科技大学《EDA技术》20春期末考试
试卷总分:
100 得分:
100
一、单选题(共50道试题,共100分)
1.在VHDL的IEEE标准库中,预定义的标准逻辑位STD_LOGIC的数据类型中是用()表示的。
A.小写字母和数字
B.大写字母数字
C.大或小写字母和数字
D.全部是数字
2.在VHDL中,IF语句中至少应有1个条件句,条件句必须由()表达式构成。
A.BIT
B.STD_LOGIC
C.BOOLEAN
D.INTEGER
3.“a=4’b1100,b=4’bx110”选出正确的运算结果()。
A.ab=0
B.ab=1
C.ba=x
D.ba=x
4.VHDL的字符是以()括起来的数字、字母和符号。
A.单引号
B.双引号
C.括号
D.方括号
5.STD_LOGIG_1164中定义的高阻是字符()。
A.X
B.x
C.z
D.Z
6.以下不属于EDA技术的特点是()。
A.用软件方式设计硬件
B.用硬件方式设计软件
C.设计过程中可仿真
D.系统可现场编程
7.过程调用前需要将过程首和过程体装入()中。
A.源程序
B.结构体
C.程序包
D.设计实体
8.在VHDL的端口声明语句中,用()声明端口为双向方向。
A.IN
B.OUT
C.INOUT
D.BUFFER
9.在VHDL中,()的数据传输不是立即发生的,目标信号的赋值是需要一定延时时间。
A.信号
B.常量
C.数据
D.变量
10.VHDL语言中变量定义的位置是()。
A.实体中任何位置
B.实体中特定位置
C.结构体中任何位置
D.结构体中特定位置
11.进程中的信号赋值语句,其信号更新是()。
A.按顺序完成;
B.比变量更快完成;
C.在进程的最后完成;
D.以上都不对。
12.VHDL语言共支持四种常用库,其中()库是用户的VHDL设计现行工作库。
A.IEEE
B.WORK
C.VITAL
D.STD
13.使用QuartusⅡ工具软件修改设计元件符号,应采用()方式。
A.图形编辑
B.文本编辑
C.符号编辑
D.波形编辑
14.关于1987标准的VHDL语言,标识符的正确描述是()。
A.下划线可以连用
B.下划线不能连用
C.不能使用下划线
D.可以使用任何字符
15.在VHDL标识符命名规则中,以()开头的标识符是正确的。
A.字母
B.数字
C.字母或数字
D.下划线
16.提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为()。
A.软核
B.硬核
C.固核
D.都不是
17.时间尺度定义为timescale?
10ns/100ps,选择正确()。
A.时间精度10ns
B.时间单位100ps
C.时间精度100ps
D.时间精度不确定
18.已知“a=1b1;b=3b001;”那么{a,b}=()。
A.4b0011
B.3b001
C.4b1001
D.3b101
19.ASIC的正确含义是()。
A.专用电路
B.集成电路
C.专用集成电路
D.特定集成电路
20.下面对利用原理图输入设计方法进行数字电路系统设计的描述中,那一种说法是不正确的。
()。
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法一般是一种自底向上的设计方法;
C.原理图输入设计方法无法对电路进行功能描述;
D.原理图输入设计方法也可进行层次化设计。
21.MAX+PLUSII的设计文件不能直接保存在()。
A.工程目录
B.文件夹
C.根目录
D.U盘
22.在VHDL的IEEE标准库中,预定义的标准逻辑位数据STD_LOGIC有()种逻辑值。
A.2
B.3
C.8
D.9
23.在VHDL中,条件信号赋值语句WHEN_ELSE属于()语句。
A.并行和顺序
B.顺序
C.并行
D.任意
24.执行MAX+PLUSII的()命令,可以为设计电路建立一个元件符号。
A.createdefaultsymbol
B.simulator
C.compiler
D.timinganalyzer
25.一般把EDA技术的发展分为()个阶段。
A.5
B.4
C.3
D.2
26.下面对利用原理图输入设计方法进行数字电路系统设计,哪一种说法是正确的()。
A.原理图输入设计方法直观便捷,很适合完成较大规模的电路系统设计
B.原理图输入设计方法一般是一种自底向上的设计方法
C.原理图输入设计方法无法对电路进行功能描述
D.原理图输入设计方法不适合进行层次化设计
27.VHDL文本编辑中编译时出现如下的报错信息Error:
Line1,Filee:
/muxfile/mux21.tdf:
TDFsyntaxerror?
其错误原因是()。
A.错将设计文件的后缀写成.tdf而非.vhd。
B.错将设计文件存入了根目录,并将其设定成工程。
C.设计文件的文件名与实体名不一致。
D.程序中缺少关键词。
28.执行MAX+PLUSII的()命令,可以对设计的电路进行仿真。
A.createdefaultsymbol
B.compiler
C.simulator
D.programmer
29.下列关于信号的说法不正确的是()。
A.信号相当于器件内部的一个数据暂存节点。
B.信号的端口模式不必定义,它的数据既可以流进,也可以流出。
C.在同一进程中,对一个信号多次赋值,其结果只有第一次赋值起作用。
D.信号在整个结构体内的任何地方都能适用。
30.符合1988VHDL标准的标识符是()。
A.a_2_3
B.a___2
C.2_2_a
D.2a
31.EDA的中文含义是()。
A.电子设计自动化
B.计算机辅助计算
C.计算机辅助教学
D.计算机辅助制造
32.不符合1992VHDL标准的标识符是()。
A.a1b1
B.a_2_3
C.a123
D.on
33.1987标准的VHDL语言对大小写是()。
A.敏感的
B.只能用小写
C.只能用大写
D.不敏感
34.FPGA的配置是指()。
A.设备外部环境
B.设置工作方法
C.逻辑配置及外部连接
D.逻辑配置
35.变量和信号的描述正确的是()。
A.变量赋值符号是:
=
B.信号赋值符号是:
=
C.变量赋值符号是=
D.二者没有区别
36.现场可编程门阵列的英文简称是()。
A.FPGA
B.PLA
C.PAL
D.PLD
37.EDA工具不包括()等模块。
A.HDL综合器
B.控制器
C.适配器
D.下载器
38.如果a=1,b=0,则逻辑表达式(aANDb)OR(NOTbANDa)的值是()。
A.0
B.1
C.2
D.不确定
39.关于VHDL中的数字,请找出以下数字中最大的一个:
()。
A.2#1111_1110
B.#8#276
C.#0#170
D.#6#E#E1
40.在VHDL中,加“+”和减“—”算术运算的操作数据是()数据类型。
A.整型
B.实型
C.整形或实型
D.任意类型
41.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库:
()。
A.IEEE库
B.VITAL库
C.STD库
D.WORK工作库
42.不属于顺序语句的是()。
A.IF语句
B.LOOP语句
C.PROCESS语句
D.CASE语句
43.不符合1989VHDL标准的标识符是()。
A.a_1_in
B.a_in_2
C.2_a
D.asd_1
44.在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为()。
A.仿真器
B.综合器
C.适配器
D.下载器
45.在以下四种语言中属于硬件描述语言的是()。
A.Delphi
B.VB
C.VHDL
D.VC
46.使用QuartusⅡ的图形编辑方式输入的电路原理图文件必须通过()才能进行仿真验证。
A.编辑
B.编译
C.综合
D.编程
47.以下工具中属于FPGA/CPLD开发工具的专用综合器的是()。
A.ModelSim
B.LeonardoSpectrum
C.ActiveHDL
D.QuartusII
48.一个设计实体可以拥有一个或多个()。
A.实体
B.结构体
C.输入
D.输出
49.在VHDL中,100m属于()文字。
A.整数
B.以数制基数表示的
C.实数
D.物理量
50.2006年推出的Core2微处理器芯片的集成度达()万只晶体管。
A.2亿3千
B.2亿
C.1亿
D.5亿