智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc

上传人:聆听****声音 文档编号:810668 上传时间:2023-04-29 格式:DOC 页数:8 大小:235.78KB
下载 相关 举报
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第1页
第1页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第2页
第2页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第3页
第3页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第4页
第4页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第5页
第5页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第6页
第6页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第7页
第7页 / 共8页
智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc_第8页
第8页 / 共8页
亲,该文档总共8页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc

《智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc》由会员分享,可在线阅读,更多相关《智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc(8页珍藏版)》请在冰点文库上搜索。

智力竞赛抢答器--数字逻辑课程设计Word格式文档下载.doc

倒计数定时器的时间可以随意预置;

4.每组有一个计分器。

从预置的100分开始,由主持人控制。

答对者加10分,答错则扣10分;

5.互锁功能。

2.实习要求

1)从选择设计方案开始,首先按单元电路进行设计,选择合适的元件,最后画出总原理图。

2)均首先采用Multisim7或EWB仿真软件进行仿真,后进行电路的实际安装和调试。

3)实习报告要按照格式来做。

实习结果要以打印稿上交,同时实习报告的电子版和设计的电路图,运行结果(.msm或ewb檔)也要上交统一制作做。

3.实习地点

设计与仿真:

福建农林大学田家炳楼软件实验室513和514;

安装与调试:

福建农林大学田家炳楼硬件实验室406和404;

4.主要仪器设备

(1)软件:

数字电路仿真软件Multisim7

(2)硬件:

智力竞赛抢答器:

器件

数量

型号

三极管

4个

D触发器(74LS74)

或非门

发光二极管

BUZZER

5个

555定时器

1个

JK触发器

3个

CD4511译码器

数字显示器

74HC190

2个

D触发器

5.实习内容

5.1.1电路原理:

秒脉冲

计时控制

显示

抢答控制器

声光提示

倒计时显示

主持人控制

计分器

图5.1.1(智力竞赛抢答器的流程图)

抢答器主要是由四个三极管、和四个D触发器以及四个或非门构成,其中三极管是与主持人一起配合使用,用来控制是否开始抢答,当主持人将开关接地时,三极管截至,此时三极管可以当作一个二极管使用当有选手抢答时就通过三极管将信号传送给D触发器,D触发器在将信号传送给或非门并将其他选手锁存,同时将信号送给发光二极管与喇叭。

其工作原理是当主持人按下抢答开关时,选手能进行抢答。

当有选手抢

时,抢答信号就通过三极管传入D触发器,并且最先收到抢答信息的D触发器送出一个反馈信号将其余三位选手的信号封锁。

当选手回答完毕问题时,主持人启动计分器,并且给该选手加上或减去分数。

计分器通过译码器将信号传送给一数码管显示出来。

5.1.2总电路设计及说明

图5.1.2(智力竞赛抢答器的总电路图)

此智力竞赛抢答器由三部分组成:

抢答器、计时器以及计分器。

㈠ 抢答器电路:

这个抢答器设计成可供四个人抢答使用,它的组成器件有:

四个三极管、四个D触发器(74LS74)、四个或非门以及用于起提示作用的发光二极管和扬声器。

电路图如下:

其工作原理如下:

当主持人将开关拨至接通状态时,这样三极管处于截至状态,使选手无法抢答,整个抢答器处于被锁定状态,当主持人将开关断开时,三极管的集电极接高电平,这样三极管处于导通状态,当选手有抢答信号输入时可以通过三极管将信号传送给D触发器,而D触发器的作用则是判断选手的信号,并锁住其他选手的信号传入。

首先,对于三极管的工作原理,主要是利用了它的基极和集电极的电压关系来使三极管截至或导通即利用了三极管的开关作用。

其次,该抢答器的工作流程,其核心就是该D触发器。

当主持人宣布开始抢答时,将开关S1断开,选手迅速按键,假设选手1首先按下抢答键,此时一号就输入一个相当于上升沿的脉冲使D1输出高电平同时将该高电平信号传送给或非门,通过或非门的判断将信号输送到其它选手的D触发器的R端并将其锁定使其无法输出信号。

㈡ 计时器电路:

设计的该计时器主要是由三个部分组成,一个是555定时器用来提供脉冲,一个是由3个JK触发器构成的减法计数器,最后一个组成部分是有CD4511译码器和数码管连接成的,用于显示时间,其构成图如下:

555定时器的主要功能取决于比较器的输出控制RS触发器和放电BJTT的状态。

Rd为复位输入端,当Rd为低电平时,不管其他输入端的状态如何,输出Vo为低电平。

因此在正常工作时,应将其接高电平。

倒计时器的核心由该减法计数器构成,而该减法计数器则是由三个JK触发器构成的异步二进制减法计数器。

其中J、K端都是悬空(相当于J=1、K=1),该减法计数器是将前一个触发器的端与下一个触发器的CP端相连。

计数器的工作过程分为两步。

第一步:

计数器复位清零;

第二步:

计数器开始计数。

数字显示器由CC4511译码器以及共阴极数码管组成,并且JK触发器的输出另接一个与非门,与非门再接一个发光二极管,用于提示作用。

当第一个脉冲到来时,JK触发器输出=111,数码管上此时显示为7,再来一个脉冲,JK触发器又输出为110,此时显示6,依此类推,当JK触发器输出为000时,此时与JK触发器的输出端相连的与非门输出则变为1,使得扬声器发出声响提示选手抢答时间到了,不应再抢答。

同时主持人断开倒计时器的开关停止计时。

㈢ 计分器电路:

计分器是用来记录先手的得分情况,该计数器由两个SN74190和一个D触发器构成,其图如下:

其中74190是一个加减计数器,其由控制端5管脚控制,当5端口输入为高电平时,工作状态为一个减法器,当5端口接低电平时,工作状态为加法器。

D触发器主要是使个位显示0.由于在开始抢答时,每位选手显示分数为100,因此百位的74190置数为1,十位置数为0。

5.1.3电路仿真与调试结果

以上是抢答器和计时器电路。

开关闭合相对应的发光二极管发光,计时器显示相应数值。

以上是计分器电路。

开关闭合则会显示对应的数值。

参考文献

1、《电子技能与EDA技术》主编:

韩克柳秀山

2、《数据电路设计报告》

3、《电子控制电路实例》主编:

陈尔绍

4《数字电子技术基础与综合训练》主编:

卢庆林

5、王彩君/杨睿数字电路实验国防工业出版社2006年7月

6、王建新/姜萍电子线路实践教程科学出版社2003年9月

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > IT计算机 > 电脑基础知识

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2