基于单片机数控直流电源设计Word文档格式.docx

基于单片机数控直流电源设计Word文档格式.docx

《基于单片机数控直流电源设计Word文档格式.docx》由会员分享，可在线阅读，更多相关《基于单片机数控直流电源设计Word文档格式.docx（56页珍藏版）》请在冰点文库上搜索。

PIC系列单片机的I/O口是双向的，其输出电路为CMOS互补推挽输出电路。

I/O脚增加了用于设置输入或输出状态的方向寄存器（TRISn,其中n对应各口，如A、B、C、D、E等），从而解决了51系列I/O脚为高电平时同为输入和输出的状态。

当置位1时为输入状态，且不管该脚呈高电平或低电平，对外均呈高阻状态；

置位0时为输出状态，不管该脚为何种电平，均呈低阻状态，有相当的驱动能力，低电平吸入电流达25mA，高电平输出电流可达20mA。

相对于51系列而言，这是一个很大的优点，它可以直接驱动数码管显示且外电路简单。

它的A/D为10位，能满足精度要求。

具有在线调试及编程（ISP）功能。

方案二：

应用AT89S51作为控制器。

51系列优点之一是它从内部的硬件到软件有一套完整的按位操作系统，称作位处理器，或布尔处理器。

它的处理对象不是字或字节而是位。

它不光能对片内某些特殊功能寄存器的某位进行处理，如传送、置位、清零、测试等，还能进行位的逻辑运算，其功能十分完备，使用起来得心应手。

51系列的另一个优点是乘法和除法指令，这给编程也带来了便利。

而且，51系列的I/O脚的设置和使用非常简单，当该脚作输入脚使用时，只须将该脚设置为高电平（复位时，各I/O口均置高电平）。

当该脚作输出脚使用时，则为高电平或低电平均可。

低电平时，吸入电流可达20mA，具有一定的驱动能力；

而为高电平时，输出电流仅数十μA甚至更小（电流实际上是由脚的上拉电流形成的），基本上没有驱动能力。

PIC芯片的内置很强大，但是一方面它的价格比较昂贵，另一方面，也是由于我们对PIC不大了解，没有试验过，所以，我们选择了51作为我们的控制器。

这样一来，我们实现一些功能就必须要加外围电路了。

2.2显示部分

方案一：

使用LED显示。

优点：

可是角度宽，价格便宜。

缺点：

显示的内容少，介面呆板，而且占用较多的IO口资源。

方案二：

使用1602液晶显示器。

可视面积大，介面美观，抗干扰能力强，调用方便简单，而且可以节省软件中断资源，应用串行连接，节省I/O口资源。

这次，我们选用了LED作为我们的显示器。

因为1602液晶显示器相对来说比较昂贵，而且我们的显示部分只是显示电压的输出值。

用四位数码管就可以实现。

但是，使用LED占用了比较多的Ｉ／Ｏ资源。

2.3电源部分

方案一：

三端固定输出电压式稳压电源78XX系列运用其器件内部电路来实现过压保护、过流保护、过热保护。

这使它的性能很稳定。

能够实现1A以上的电流器件具有良好的温度系数。

并且有多种电压输出值5V~24V，因此产品的应用范围很泛。

可以运用本地调节来消除噪声影响，解决了与单点调节相关的分散问题输出电压误差精度分为±

3%和±

5%。

LM117/LM317是美国国家半导体公司的三端可调正稳压器集成电路。

LM117/LM317的输出电压范围是1.2V至37V，负载电流最大为1.5A。

它的使用非常简单，仅需两个外接电阻来设置输出电压。

此外它的线性调整率和负载调整率也比标准的固定稳压器好。

LM117/LM317内置有过载保护、安全区保护等多种保护电路。

通常LM117/LM317不需要外接电容，除非输入滤波电容到LM117/LM317输入端的连线超过6英寸（约15厘米）。

使用输出电容能改变瞬态响应。

调整端使用滤波电容能得到比标准三端稳压器高的多的纹波抑制比。

LM117/LM317能够有许多特殊的用法。

比如把调整端悬浮到一个较高的电压上，可以用来调节高达数百伏的电压，只要输入输出压差不超过117/LM317的极限就行。

当然还要避免输出端短路。

还可以把调整端接到一个可编程电压上，实现可编程的电源输出。

通过比较分析，此次我们选择了78XX系列芯片来实现我们的电源输出。

因为78XX系列的芯片能满足我们的四个固定电压的输出。

第三章主要电路单元的设计

本系统由电源模块、调压模块、D／A转换模块、显示与键盘模块组成。

系统电路结构原理图，如图所示：

+

市电输入

变压

整流

电压调整及过流保护

系统电源

+5v

+24

+15

比较放大

DA转换

取样

AT89S51

键盘

显示

AD

转换

电路设计：

1．整流、滤波电路设计。

首先确定整流电路结构为桥式电路，选用大的电解电容对输入的电流进行滤波处理。

电路如图所示：

整流滤波电路

该整流滤波电路中，220V的市电输入到电路中，经过一个整流桥堆整流电路 

。

整流电路的任务是将电网供给的交流电变换成脉动的直流电，通常利用二极管的单向导电性来实现。

一般分为半波整流/全波整流/桥式整流/被压整流等，而桥堆就是用在桥式整流中的。

通过整流桥堆后的电压为U=U0*1.2。

U0为经过变压器变压后的输出电压。

经过整流后的电压用两个电容实现滤波处理。

2.电源电路

该电源电路采用了四个三端集成稳压器来为电路输出电路所需要的各种电压。

一般三集成稳压电路的最小输入、输出电压差约为2V，否则不能输出稳定的电压，使电压差保持在4-5V，即经变压器变压，二极管整流，电容器滤波后的电压应比稳压值高一些。

78系列的三端稳压器能够输出正的电压。

79系列的三端稳压器输出是负电压。

由于该电路的芯片发热较大，一般要加上合适的散热片散热保护电路。

芯片分三个引脚，输入、输出和接地，三个引脚不能接反，否则容易烧化电路。

3.放大电路：

这部分电路是实现电压放大的电路。

电路的比较放大采用运放NE5534来设计，该器件具有共模抑制比高，响应速度快和压摆率高的特点。

设计时可由R10、R11A、R12组成分压取样电路，并要求R10／（R11A+R12）=1／4，即当输出电压存在△UO=0.05V时，△Ua=0.04V，这与DAC的输出（10／255=0.04V=1LSB）变化一致。

事实上，经过DAC转换以将电流转换为电压并进行电压放大后，即可将得到的10V电压送比较器NE54534的同相端作为比较的基准电压。

由于DAC0832是8位的D／A转换器，故有255步进。

由此，当CPU控制DAC变化1LSB时，其对应Va的变化为0.04V，故Uout的可调变化量为0.05V（步长）。

NE5534和Q1、Q3及取样电路构成的负反馈电路可实现调节输出电压的目的（稳压）。

电路中的过流保护由R9与Q2完成。

当Io>

0.7A时，VR9=R9Io≥1×

0.7=0.7V，此时Q2导通，并对调整管Q3的基极分流，使TIP41的导通电阻增大，输出电压降低，从而达到过流保护的目的。

该系统的短路保护采用保险管来完成。

该电路的数模转换电路是由DAC0832、两级低漂移的运放μA714和VREF电路组成。

DAC0832和运放U3A将CPU发出的8位二进制数据转换成0～-5V的电压，然后经运放U3B反向放大2倍，以得到0～10V电压。

因此，该DAC的转换分辨率为10／（28-1）=0.04V，即CPU输出给DAC的数据变化为1Bit，DAC输出电压的变化为0.04V。

VREF电路为DAC提供基准电压，调节R5A，可使基准电压保持为5V。

8位数模转换器DAC0832芯片

1.引脚及其功能

DAC0832是双列直插式8位D/A转换器。

能完成数字量输入到模拟量（电流）输出的转换。

图1-1和图1-2分别为DAC0832的引脚图和内部结构图。

其主要参数如下：

分辨率为8位，转换时间为1μs，满量程误差为±

1LSB，参考电压为（+10?

/span>

-10）V，供电电源为（+5～+15）V，逻辑电平输入与TTL兼容。

从图1-1中可见，在DAC0832中有两级锁存器，第一级锁存器称为输入寄存器，它的允许锁存信号为ILE，第二级锁存器称为DAC寄存器，它的锁存信号也称为通道控制信号/XFER。

DAC0832引脚图如图所示：

图中，当ILE为高电平，片选信号/CS和写信号/WR1为低电平时，输入寄存器控制信号为1，这种情况下，输入寄存器的输出随输入而变化。

此后，当/WR1由低电平变高时，控制信号成为低电平，此时，数据被锁存到输入寄存器中，这样输入寄存器的输出端不再随外部数据DB的变化而变化。

对第二级锁存来说，传送控制信号/XFER和写信号/WR2同时为低电平时，二级锁存控制信号为高电平，8位的DAC寄存器的输出随输入而变化，此后，当/WR2由低电平变高时，控制信号变为低电平，于是将输入寄存器的信息锁存到DAC寄存器中。

图中其余各引脚的功能定义如下：

（1）、DI7～DI0：

8位的数据输入端，DI7为最高位。

（2）、IOUT1：

模拟电流输出端1，当DAC寄存器中数据全为1时，输出电流最大，当DAC寄存器中数据全为0时，输出电流为0。

（3）、IOUT2：

模拟电流输出端2，IOUT2与IOUT1的和为一个常数，即IOUT1＋IOUT2＝常数。

（4）、RFB：

反馈电阻引出端，DAC0832内部已经有反馈电阻，所以RFB端可以直接接到外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的输出端和输入端之间。

（5）VREF：

参考电压输入端，此端可接一个正电压，也可接一个负电压，它决定0至255的数字量转化出来的模拟量电压值的幅度，VREF范围为（+10～-10）V。

VREF端与D/A内部T形电阻网络相连。

（6）、Vcc：

芯片供电电压，范围为（+5~15）V。

（7）、AGND：

模拟量地，即模拟电路接地端。

（8）、DGND：

数字量地。

4.键盘模块

当输出电压经R13限流和R14取样后，即可送入TLC2453-1进行模数转换。

图中的TLC2453-1为11通道、12位串行A／D转换器，具有12位分辨率，转换时间为10μs，有11个模拟输入通道，3路内置自测试方式，采样率为66kbps，线性误差±

1LSBmax，同时带有转换结果输出EOC，并可单、双极性输出。

通过其可编程的MSB或LSB前导可编程输出数据长度。

TLC2453-1的时钟频率选用4.1MHz，电源输出电压Uo的取样信号从IN0输入，芯片的I／O时钟端、数据输入端、转换数据输出端、片选端分别与AT89S51单片机的P0.0,P0.1,P0.2,P0.3相连，然后经单片机处理后从P0口输出，在经芯片MC74HC573N驱动后送入数码管，通过数码管显示输出电压。

电路中AT89S51单片机的晶振频率选用12MHz，P3.0,P3.2,P3.5,P3.6接调压按钮。

K1实现设置功能，即通过此按键可以实现电平快速切换功能（3V，5V，6V，9V，12V），K2实现调控增加电压的功能，K3实现调控减小电压的功能，K4实现按键锁定和解锁的功能，防止误触造成不便。

5．电压显示电路

该部分电路通过运用两个MC74HC573N芯片控制数码管的位选和段选，并且，都将

他们接在AT89S51的主芯片的Ｐ０.０～Ｐ０．７口上进行对数码管的控制。

通过数码管的时时检测来知道电路电压输出的大小。

电压显示电路，如下图所示：

电路按一般的接法，在段，位选口上接上上拉电阻。

并用三极管实现电路电流的放大小效果。

数码管使用四位计数，使数码管的显示可以达到０．０１V的精确要求。

6.主芯片电路控制

该部分电路采用了最基本的AT89S51为基核，通过对该芯片编程，使芯片实现各种强大的功能。

该部分电路的电路图，如图所示：

该部分电路通过控制AT89S51芯片的IO口实现电路的各项控制功能。

通过控制P3.0，P3.1，P3.5,P3.6口实现按键的调节设置电压功能；

通过控制芯片的P0口接的译码驱动器MC74HC573Ｎ芯片实现电压的时时跟踪显示功能；

通过Ｄ／Ａ和Ａ／Ｄ的转换，实现电路的数模和模数转换等。

MC78系列

24C02芯片

概述：

CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOSE2PROM内部含有128/256/512/1024/2048个8位字节CATALYST公司的先进CMOS技术实质上减少了器件的功耗CAT24WC01有一个8字节页写缓冲器CAT24WC02/04/08/16有一个16字节页写缓冲器该器件通过I2C总线接口进行操作有一个专门的写保护功能。

管脚描述：

SCL串行时钟

CAT24WC01/02/04/08/16串行时钟输入管脚用于产生器件所有数据发送或接收的时钟这是一个输入管脚。

SDA串行数据/地址

CAT24WC01/02/04/08/16双向串行数据/地址管脚用于器件所有数据的发送或接收SDA是一个开漏，输出管脚可与其它开漏输出或集电极开路输出进行线或wire-ORA0A1A2器件地址输入端这些输入脚用于多个器件级联时设置器件地址当这些脚悬空时默认值为024WC01除外。

当使用24WC01或24WC02时最大可级联8个器件如果只有一个24WC02被总线寻址这三个地址输入脚A0A1A2可悬空或连接到Vss如果只有一个24WC01被总线寻址这三个地址输入脚A0A1A2必须连接到Vss。

当使用24WC04时最多可连接4个器件该器件仅使用A1A2地址管脚A0管脚未用可以连接到Vss或悬空如果只有一个24WC04被总线寻址A1和A2地址管脚可悬空或连接到Vss。

当使用24WC08时最多可连接2个器件且仅使用地址管脚A2A0A1管脚未用可以连接到

Vss或悬空如果只有一个24WC08被总线寻址A2管脚可悬空或连接到Vss。

当使用24WC16时最多只可连接1个器件所有地址管脚A0A1A2都未用管脚可以连接到

Vss或悬空WP写保护。

如果WP管脚连接到Vcc所有的内容都被写保护只能读当WP管脚连接到Vss或悬空允许器件进行正常的读/写操作。

芯片的时序图：

DataValidity

StartandStopDefinition

OutputAcknowledge

集成运放NE5534芯片

description/orderinginformation

TheNE5534,NE5534A,SA5534,andSA5534Aarehigh-performanceoperationalamplifierscombiningexcellentdcandaccharacteristics.Someofthefeaturesincludeverylownoise,highoutput-drivecapability,highunity-gainandmaximum-output-swingbandwidths,lowdistortion,andhighslewrate.

Theseoperationalamplifiersarecompensatedinternallyforagainequaltoorgreaterthanthree.OptimizationofthefrequencyresponseforvariousapplicationscanbeobtainedbyuseofanexternalcompensationcapacitorbetweenCOMPandCOMP/BAL.Thedevicesfeatureinput-protectiondiodes,outputshort-circuit

protection,andoffset-voltagenullingcapabilitywithuseoftheBALANCEandCOMP/BALpins（seetheapplicationcircuitdiagram）.

FortheNE5534AandSA5534A,amaximumlimitisspecifiedfortheequivalentinputnoisevoltage.

symbol

applicationcircuit

TLC2543

芯片引脚图，如图所示：

TLC2543概述

TLC2543是12位的串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。

由于是串行输入结构，能够节省51系列单片机的I/O资源；

且价格适中，分辨率较高，因此使用较为广泛。

TLC2543与围外电路的连线简单，三个控制输入端的CS（片选）、输入/输出时钟（I/OCLOCK）以及串行数据输入端（DATEINPUT。

片内的14通道多路器可以选择11个输入中的任何一个或三个测试电压中的一个，采样保持是自动的，转换结束，EOC输出变高。

引脚号

名称

I/O

说明

1~9,11,12

AINO~AIN10

I

模拟量的输入端。

11路输入信号由内部多路器选通。

对于4.1MHZ的I/OCLOCK,驱动源阻抗必须小于或等于50欧，而且用60PF电容来限制模拟输入电压的斜率。

15

CS

片选端。

在CS端由高变低时，内部计数器复位。

由低变高时，在设定的时间内禁止DATAINPUT和I/OCLOCK

17

DATAINPUT

Ｉ

串行数据输入端，由４位的串行地址输入来选择模拟量的输入通道。

16

DATTAOUT

A/D转换结果的三态串行输出端。

ＣＳ为高时处于高阻抗状态，ＣＳ为低时处于激活状态。

１９

EOC

０

转换输出端。

在最后的Ｉ／Ｏ　ＣＬＯＣＫ　下降沿之后，EOC从高电平变为低电平并保持转换完成和数据准备传输为止。

10

GND

地。

ＧＮＤ是内部电路的回路端。

除另外说明外，地所有的电压测量都相对ＧＮＤ而言。

１８

I/OCLOCK

１

输入／输出时钟端。

I/O’CLOCK接收串行输入信号并完成以下四个功能：

（1）在I/Oclock的钱8个上升沿，8为输入数据存入数据寄存器。

（2）在I/O’CLOCK的第四个下降沿，被选通的模拟输入电压开始向电容器充电，直到I/O’CLOCK的最后一个下降沿为止。

（3）将前一次转换数据的其余11位输出到ＤＡＴＡoUT端，在I/OCLOCK\下降沿时数据开始变化。

（4）I/OCLOCK的最后一个下降沿，降转换的控制信号送到内部状态控制位。

14

REF+

正基准电压端。

基准电压的正端（通常为ＶＣＣ）被加到ＲＥＦ＋，最大的输入电压范围由加于本端与ＲＥＦ—端的电压差决定。

１３

REF—

负基准电压端，基准电压的低端（通常为低）被加到REF-

20

VCC

电源

TLC2543引脚、功能及时序

一、引脚：

TLC2543为20脚DIP封装，引脚图如下图所示。

TLC2543具有4线制串行接口，分别为片选端（CS），串行时钟输入端（I/OCLOCK），串行数据输入端（DATAIN）和串行数据输出端（DATAOUT）。

它可以直接与SPI器件进行连接，不需要其他外部逻辑。

同时，它还在高达4MHz的串行速率下与主机进行通信。

TLC2543除了具有高速的转换速度外，片内还集成了14路多路开关。

其中n路为外部模拟量输入，3路为片内自测电压输入。

在转换结束后，EOC引脚变为高电平，转换过程中由片内时钟系统提供时钟，无需外部时钟。

在AD转换器空闲期间，可以通过编程方式进入断电模式，此时器件耗电只有25pA。

工作时序：

以MSB为前导，用CS进行12个时钟传送的工作时序如下图所示。

1.上电时，EOC=“1”，CS=“1”

2.使CS下降，前次转换结果的MSB即A11位数据输出到Dout供读数。

3.将输入控制字的MSB位即C7送到Din，在CS之后tsu>

=1.425us后，使CLK上升，将Din上的数据移入输入寄存器。

4.CLK下降，转换结果的A10位输出到Dout供读数。

5.在第4个CLK下降时，由前4个CLK上升沿移入寄存器的四位通道地址被译码，相应模入通道接通，其模入电压开始时对内部开关电容充电。

6.第8个CLK上升时，将Din脚的输入控制字C0位移入输入寄存器后，Din脚即无效。

7.第11个CLK下降，上次AD结果的最低位A0输出到Dout供读数。

至此，I/O数据已全部完成，但为实现12位同步，仍用第12个CLK脉冲，且在其第12个CLK下降时，模入通道断开，EOC下降，本周期设置的AD转换开始，此时使CS上升。

8.经过时间tconv<

=10us,转换完毕，EOC上升。

9.使CS下降，转换结果的MSB位B11输出到Dout供读数。

10.将新周期的输入控制字的MSB位D7送到Din，在CS下降之处，tSU时间处由CLK上升将Din数据移入输入寄存器。

11.CLK下降，将AD结果的B10位输出到Dout。

上电时，第一周期读取的Dout数据无效，应舍去。

74HC573

74HC573概述

　　74HC573是一款高速CMOS器件，74HC573引脚兼容低功耗肖特基TTL（LSTTL）系列。

　　74HC573包含八路D型透明锁存器，每个锁存器具有独立的D型输入，以及适用于面向总线的应用的三态输出。

所有锁存器共用一个锁存使能（LE）端和一个输出使能（OE）端。

　　当LE为高时，数据从Dn输入到锁存器，在此条件下，锁存器进入透明模式，也就是说，锁存器的输出状态将会随着对应的D输入每次的变化而改变。

当LE为低时，锁存器将存储D输入上的信息一段就绪时间，直到LE的下降沿来临。

　　当OE为低时，8个锁存器的内容可被正常输出；

当OE为高时，输出进入高阻态。

OE端的操作不会影响锁存器的状态。

　　74HC573与以下型号逻辑功能相同：

　　74HC563，但输出为反相

　　74HC373，但引脚布局不同

74HC571的特点：

特点：

·

三态总线驱动输出

置数全并行存取

缓冲控制输入

使能输入有改善抗扰度的滞后作用

管脚图如图所示：

ＵＡ７４１芯片

uA741通用高增益运算通用放大器，双列直插8脚或圆筒8脚封装。

工作电压±

22V,差分电压±

30V,输入电压±

18V,允许功耗500mW.其管脚与OP07（超低失调精密运放）一样。

Ａ