高速MOSFET门极驱动电路的设计应用指南文档格式.docx
《高速MOSFET门极驱动电路的设计应用指南文档格式.docx》由会员分享，可在线阅读，更多相关《高速MOSFET门极驱动电路的设计应用指南文档格式.docx（40页珍藏版）》请在冰点文库上搜索。
MOSFET晶体管的控制电极与电流流过的硅是隔离的，因此不需要连续的开通电流，一旦MOSFET晶体管被开通，控制电流实际上是0，而且MOSFET中控制电荷和相应的存储时间大大减少。
这一点根本上消除了设计中导通状态压降与关断时间之间（矛盾）折衷的问题，导通状态压降与过剩的控制电荷成反比。
结果是，与双极性器件相比，MOSFET技术有望使用更简单和有效的驱动电路带来显著的经济效益。
MOSFET的电阻特性作为第二个优点对功率装置特别重要。
MOSFET的漏
极与源极间的压降是流过半导体电流的线性函数。
这个线性关系用参数RDS（on）表征，称之为导通电阻。
当给器件定门极到源极电压和温度时，导通电阻是一个常数。
与p-n结-2.2mV/'
C的温度系数相反，MOSFET有大约0.7%/'
C到1%/'
C的正温度系数。
在更大功率装置中使用单个器件往往是不现实或者不可能的，这就需要并联运行来解决，MOSFET正温度系数的特点有利于使它们并联工作。
MOSFET在并联工作情况下彼此间的流过的电流倾向于均等。
这种均流是因为正温度系数使它们通过缓慢的负反馈自动实现。
由于DS间的电压是
相等的，那么流过更大电流的器件会使它更热，而更高的温度会使RDS（on）变
大，这又使流过它的电流减小，这样温度又会下降。
当并联器件流过的电流相似时，一种平衡就达到了。
（需要注意的是，）最初RDS（on）的差值和不同结对环境热阻的差值可能引起高达30%的均流误差。
A.DeviceTypes
尽管几乎所有的制造者都有独特方法来制造出最好的功率MOSFET,但是
市场上所有的器件都能被分成三种基本的器件类型。
如图1所示。
双参杂的MOS管在20世纪70年代被提出来用于功率装置后，又经过了几十年的发展。
通过采用多晶硅门极结构和自排列过程，使更高密度的集成和（寄生）电容量的迅速减小变成了可能。
第二个显著进步是使用V型槽或者沟道技术进一步提高了功率MOSFET器件中的晶胞密度。
更好的性能和更高的集成度不能轻易实现因为毕竟沟道MOS器件更难生产。
这里要提到的第三种器件类型是横向功率MOSFET。
这种器件类型由于利用芯片几何面积效率低，它的电压和电流等级受到制约。
尽管如此，它们在微处理器电源、隔离变换器的同步整流中还是体现了显著的优点。
横向功率MOSFET有非常低的电容，因此它们开关速度可以大大加快，同时只需要更小的门极驱动功率。
B.MOSFET模型
描述MOSFET工作的模型有很多种，但是找到比较合适的还是有难度的。
大多数的MOSFET制造商给Spice、Saber等仿真软件）提供了器件模型，但是这些模型对设计者在实际中必须要遇到的应用难题所述甚少。
它们甚至对怎样解决大部分普通设计问题给了更少的线索。
从应用观点讲，一个能描述所有重要性质的实用MOSFET模型是非常复杂
的。
另一方面，如果限制模型应用于某些特定场合来解决问题那么它可以变得非常简单。
图2中的第一个模型是基于MOSFET器件的实际结构，它主要用于直流分析。
图2a中的MOSFET符号描述了沟道电阻，JFET相应的表征了外延层的电阻。
（体现）外延层电阻的外延层长度是器件耐压等级的函数，因此高压MOSFET需要更厚的外延层。
图2b能够非常有效的描述MOSFET由于dv/dt导致的击穿特性。
它体现了两种击穿机理，一种是主要的击穿机理，即dv/dt引起的存在于所有功率MOSFET的寄生双极性三极管；
另外一种是dv/dt引起的沟道导通。
由于制造工艺水平的提高减小了寄生npn三极管基极和发射极之间的阻抗，现代功率MOSFET实际上不受dv/dt触发的影响。
这里不得不说明的是寄生双极性三极管起到了另外一个重要作用。
它的基极-集
电极就是众所周知的MOSFET的体二极管。
图2c是MOSFET的开关模型。
这个模型体现了影响开关性能的寄生参数。
它们的作用在下一章介绍器件的开关过程中会被讨论。
C.MOSFET的重要参数
MOSFET开关模式下运行就是使器件在尽可能短的时间内实现在最高和最低阻抗状态切换。
由于MOSFET的实际开关时间（10ns~60ns长度是理论开关时间（20ps~200ps）的至少2~3阶倍，理解这种差别就显得特别重要。
参考图2中MOSFET的模型，可见所有的模型都有三个电容连接在三个极的任两端上。
MOSFET的开关性能由这些电容端的电压能够多快改变而决定。
因此，在高速开关装置中，MOSFET最重要的参数就是寄生电容。
电容CGS和CGD的大小取决于器件的实际几何尺寸，而电容CDS是寄生双极性晶
体管（即MOSFET体二极管）的基极-集电极二极管电容。
CGS电容的形成是由于源极和门极的沟道区域的交叠。
它的值由这个区域的实际几何尺寸决定，并且在各种不同运行条件下保持常数（线性）。
CGD是两种作用下的结果。
一部分是JFET区域和门极区域的交叠（产生的），另一部分容值是耗尽层产生的，这是非线性的。
CGD的等效电容是器件漏源极电压的函数，可近似由下式表示：
CDS电容也是非线性的，因为它是体二极管的结电容。
它与漏源电压的函数关系如下：
不幸的是，技术资料没有直接给出上述电容值，而是间接的给出电容
CISS，CRSS和COSS，它们之间的关系如下：
更复杂的是CGD电容，由于它处在开关装置里面器件输入与输出间的反馈路径，那么相应的其有效值更大依赖于MOSFET的漏源极电压。
这种现象称之为米勒效应。
可由下式描述：
因为CGD和CDS容值与电压有关，技术资料给出的值只在测试条件下有效。
计算特定装置相应的平均电容必须要用必要的充电来实现电容的实际电压改变。
对大多数功率MOSFET来说下面的近似关系很有效：
下面将要提到的重要参数是门极网孔电阻RG,I。
它描述了与器件内门极信号传输有关的电阻。
这个参数在高速开关装置中显得非常重要，因为它处在驱动和器件的输入电容之间，直接阻止开关时间和MOSFET的抗dv/dt性。
这种影响在工业中得到承认，工业中真正高速器件如RFMOSFET传递门极信
号都使用金属门电极来取代有更大电阻的多晶硅门极网格。
RG,I阻值在技术资料中没有具体给出，但是在特定装置中它会是器件非常重要的参数。
在本文后面，附录A4讨论了一种典型的测量装置，用电阻桥来测量内部门极电阻。
很明显，门极门坎电压也是一个重要参数。
需要注意到技术资料中VTH值是在25'
C极低电流下定义的，典型值是250uA，因此它不等于通常所知道的开关波形中的米勒高原区域。
关于VTH大约-7Mv/'
的负温度系数也很少被提及。
在逻辑水平的MOSFET中，VTH在通常测试水平下已经低了，这是这种负温度系数特性在门极驱动电路的设计中就有特殊意义。
由于MOSFET工作时
温度升高，正确的门极驱动设计必须考虑到关断时间里VTH会更低，（同样由此带来的）抗dv/dt性的计算在附录A和F中给出。
MOSFET的跨导是它工作的线性区域的小信号增益。
需要指出的是，每次MOSFET开通或关断时，它必须通过它的线性工作区，线性工作区的电流是由gs电压决定。
跨导gfs是漏极电流和gs电压之间的小信号关系：
相应的，MOSFET在线性区的最大电流是：
变化该式可以得到VGS在米勒（效应中）的近似值是漏极电流的函数：
其他重要的参数如源极电感（Ls）和漏极电感（LD）在开关特性中明显的约束作用。
Ls和LD的典型值在技术资料中给出，它们主要取决于器件的封装。
它们的影响和外部寄生参数一起体现，外部寄生参数与布板、相关电路参数如漏感、电流采样电阻等相关。
最后要提到的是外部串联的门极电阻和MOSFET驱动的输出阻抗是高性能
门极驱动设计的决定因素，因为他们在开关速度和与开关速度相关的开关损耗上有深远影响。
IH.开关装置
上述说明完成后，现在可以研究MOSFET的实际开关性能了。
为了更容易理解基本（开关）过程，（首先会）忽略电路寄生电感，然后分别分析它们各自对基本工作（过程）的影响会。
下面说明钳位感性开关，因为大多数开关电源中使用的MOSFET和高速门极驱动电路工作在这种模式下。
最简单的钳位感性开关模型如图3所示。
这里DC电流源代表的是电感。
其电流在很短的开关间隔中可看作常数。
二极管在MOSFET关断期间为电流提
供通道，同时将MOSFET漏极电压钳位到电池所表示的输出电压。
A.导通过程
MOSFET的导通过程可以分为如图4所示的四个阶段。
第一阶段，器件输入电容的从0V充电到VTH。
在此期间大部分的门极电流充入电容CGS。
少部分电流也流入CGD电容。
随着门极电压的升高，CGD的电压略有减小。
这一阶段称之为开通延时，因为器件的漏极电流和漏极电压还没有改变。
一旦门极电压达到门坎电压水平，MOSFET即将导通电流。
在第二阶段，门极电压将由VTH上升到米勒（效应）水平VGS,Miller。
如果电流与门极电压成比例这就是一个线性（工作状态）。
电容就像第一阶段一样在门极电流流入CGS和CGD，VGS电压上升。
在器件的输出侧漏极电流在上升，同时ds电压保持
在先前的水平（VDS,OFF）。
这可以从图3所示原理图中理解。
在所有电流转入MOSFET并且二极管完全关断来阻止反向电压通过它的PN结以前，漏极电压必须保持在输出电压水平。
进入导通的第三阶段后，门极已经充电到足够的电压（VGS,Miller）来（使MOSFET）承载全部电流，此时整流二极管也已关断。
这样漏极电压可以下降了。
当器件的漏极电压下降时，gs电压保持稳定。
这是门极电压波形中的米勒效应区。
驱动中得到的所有门极电流使电容CGD放电，这利于ds间电压的快速变化。
器件的漏极电流受外部电路也就是电流源限制保持常量。
导通最后阶段是通过提高门极驱动电压来完全增强MOSFET的导电沟道。
VGS的最终幅度决定了器件在开通阶段最终的导通电阻。
因此，在第四阶段，通过对CGS和CDS充电，VGS从VGS,Miller上升到它的最终值VDRV，门极电流被这两个电容分为两部分。
在这两个电容充电期间，漏极电流仍保持常数，ds电压略有下降因为器件的导通电阻减小了。
B.关断过程
MOSFET关断过程基本上可以用类似前一部分导通过程的步骤来描述。
初始态VGS等于VDRV，器件中的电流是全部的负载电流，用图3中的IDC表示。
DS电压的定义是由MOSFET的RDS（on）和IDC（决定）。
图5给出了4个关断过程。
第一阶段是关断延时阶段，这一阶段要求电容CISS从初始值放电到米勒（效应）时期。
在此期间门极电流由CISS自身提供，流过MOSFET的CGS和CGD。
器件的漏极电压略有上升因为过度驱动电压在减小，而漏极的电流不变。
第二阶段，MOSFET的ds电压从ID?
RDS（on）上升到最后的VDS（on）,女口图3简化原理图所示，最后ds电压被钳位等于输出电压。
此阶段对应于门极电压波形的米勒平台，门极电流完全就是CGD的充电电流，因为gs电压为常数。
这个电流由功率部分的旁路电容提供，并且从漏极电流分出。
漏极的总电流仍然等于负载电流，也就是说，电感电流由图3中的DC电流源表示。
二极管导通给负载电流提供可选择的路径标志着第三阶段的开始。
门极电压继续从VGS,Miller下降到VTH。
因为CGD在前一阶段充满了电，门极电流的大部分就从CGS流出。
MOSFET处于线性工作区并且下降的gs电压导致了漏极电流降低直到这一阶段末期接近0。
与此同时由于整流二极管的正向偏置，漏极电压稳定在VDS（off）。
关断过程的最后一步是器件输入电容的完全放电。
VGS进一步降低直到为
0V。
类似于关断过程的第三阶段，门极电流的更大一部分，由CGS电容提
供，器件的漏极电流和电压不变。
总结上面结果，可以得到结论，MOSFET能够在最高和最低阻抗状态（或者开通和关断）四个阶段内切换。
四个阶段的总时间长度是寄生电容值、这些寄生电容上电压变化量以及门极驱动电流的函数。
这强调了高度高频开关装置中器件正确选择、门极驱动优化设计的重要性。
MOSFET开关波形开通关断延时、上升下降时间的特性参数在其技术资料上列出。
不幸的是，这些数字是根据具体测试条件、电阻性负载下给出的，使不同厂商生产的产品难以比较。
而且，带有电感性钳位负载的实际装置中开关性能与技术资料中给出的数字有很大不同。
C.功率损耗
功率装置中的MOSFET会导致一些不可避免的损耗，这可以分为两部分。
两种损耗的机理中较为简单的是器件的门极驱动损耗。
如前所述，
MOSFET开通和关断包括对电容CISS的充放电。
当电容上的电压变化时，上面一定的电荷被转移。
改变这些电荷要求门极电压由0V和实际门极驱动电压VDRV间变化，电荷由MOSFET技术资料上面门极电荷与gs电压曲线的比值表征。
图6给出了一个实例。
这幅图给出了一个门极电荷作为门极驱动电压函数的相对精确的最坏情况的估算。
用于产生各自曲线的参数是器件ds关断状态电压。
VDS（off）影响了处于曲线平台部分下面的米勒电荷和开关周期中要求的门极总电荷。
一旦得到图6中门极总电荷，门极电荷损耗可以用下式计算：
这里VDRV是门极驱动波形的幅值，fDRV是门极驱动频率，fDRV在大部分情况下等于开关频率。
有趣的是上式所提的QG?
fDRV项给出了驱动门极所
需要的平均偏置电流。
驱动MOSFET门极的功率损耗都是在门极驱动电路中发生的。
参考图4和5，消耗功率的器件可以看作门极驱动路径中的串联电阻。
每个开关周期中需要的门极电荷必须通过驱动的输出阻抗、外部门极电阻、内部门极晶格电阻。
功
率损耗与电荷在电阻上多快放电没有关系。
若使用图4和5中制定的电阻，驱动功率损耗可以表示为：
在前面的等式中，门极驱动电路可以用一个电阻性输出阻抗表示，这种假设对基于MOS的门极驱动是有效的。
当双极性晶体管在门极驱动电路中使用时，输出阻抗变为非线性，公式也不再能得到正确的结果。
可以认为如果使用阻值小的门极电阻，大部分门极驱动损耗在去驱动电路中耗掉。
如果RGATE足够大来限制IG使其低于双极性驱动器的输出电流容量，那么大部分门极驱动功率损耗耗散在RGATE上。
除了门极驱动功率损耗外，晶体管产生的开关损耗通常认为是由于很短时间内高电流和高电压同时存在。
为了保证开关损耗最小，这段时间就必须要减小。
由MOSFET的开通和关断过程来看，这种情况只在它们的第2和第3个开
关过渡阶段发生。
这些阶段对应器件的线性区时，门极电压在VTH和VGS,Miller，导致器件中电流变化；
对应米勒平台区时，漏极电压经过开关过渡。
正确的设计高速门极驱动电路是一个非常重要的实现。
要注意门极驱动电路最重要的参数是它在米勒平台电压水平时源极下降电流能力。
在驱动器输出阻抗处最大VDRV的情况下测得的峰值电流能力与MOSFET的开关性能几乎没有关系。
真正决定器件开关时间的是gs电压即驱动输出在5V（对逻辑水平的MOSFET来说是2.5V）时的门极驱动电流的能力。
粗略估算MOSFET开关损耗可以通过将开关过渡状态中的第2第3阶段的门极驱动电流、漏极电流、漏极电压波形进行近似线性简化计算得到。
首先分别得到第2和第3阶段的门极驱动电流：
假设IG2将器件输入电容的电压从VTH变到VGS,Miller;
IG3是电容CRSS的放电电流，将漏极电压从VDS（off）变为0V,近似开关时间可以用下式给出。
在t2期间漏极电压是VDS（off），电流由0A变化到负载电流IL。
在t3期间漏极电压从VDS（off）下降到0V附近。
再将波形线性近似，两段时间内的功率损耗可以估算为：
其中T是开关周期。
总的开关损耗是两个损耗之和，这就得到下面简化的表达式：
尽管开关过渡容易理解，但是精确计算开关损耗几乎不可能。
原因是寄生电感的影响会显著改变电流、电压波形和开关过程中的开关时间。
考虑实际电路中不同ds电感的影响会得到二阶差分等式来描述电路的实际波形。
由于门极门坎电压、MOSFET电容值、驱动输出阻抗等变量有一个非常广的可变范围，上述的线性近似对估算MOSFET的开关损耗看起来是一种足够合理的折衷。
D.寄生参数的影响源极电感对开关性能影响最显著。
在典型电路中有部分产生这个寄生源极电感，一部分是巧妙嵌入MOSFET封装中的源极连接线产生的，一部分是印刷电路板在源极引脚和地之间的引线电感。
这个寄生电感常常在功率级高频滤波电容和门极驱动的旁路电容上涉及到。
寄生电感除了上述两种原因外，还有一部分是串联在源极上的电流采样电阻引起的。
考虑源极（寄生）电感的开关过程有两种机理。
在开关过渡状态的开始时，门极电流上升非常快，如图4，5所示。
这个电流一定流过源极（寄生）电感并会根据电感量的大小而减速。
结果是MOSFET输入电容的充放电时间变得更长，这主要影响了其开通和关断延时（第一阶段），而且源极（寄生）电感和CISS形成了一个如图7所示的谐振电路。
这个谐振电路的影响在门极驱动电压波形的突变边沿可以看到，它也是在大部分门极驱动电路观察到震荡尖峰的基本原因。
幸运的是，有高Q值的CISS
和LS谐振被或者能够被电阻性元件抑制，这个电阻性元件指串联在包括驱动输出阻抗、外部门极电阻和内部网格电阻的环路中的电阻。
唯一可调来优化性能的RGATE的值可以通过下式计算：
较小的电阻值会使门极驱动电压波形过压和开通速度更快；
较大的电阻值会抑制震荡并延长开关时间而对门极驱动电路设计没有任何好处。
源极（寄生）电感的第二个影响是一旦器件漏极电流变化很快时，它有负反馈作用。
这个影响体现在开通过程的第二阶段和关断过程的第三阶段。
在这两个阶段门极电压在VTH和VGS,门极电流由加在驱动电阻上的电压VDRV-VGS算出。
为了使漏极电流上升迅速，源极电感上要加大电压。
这个电压的存在使驱动电阻上可以分得的电压减小，也就减小了门极驱动电压的变化率，进一步导致漏极电流有更小的di/dt。
di/dt减小那么源极（寄生）电感上的电压也减小。
这样通过源极（寄生）电感的负反馈作用，门极电流和漏极di/dt间建立起来一个巧妙的平衡关系。
开关网络中的其他寄生电感是漏极电感，它也包括几部分。
他们是器件封装内部的封装电感，所有的电感互相连接并与隔离电源中变压器的漏感相连。
由于彼此串联在一起，它们的共同起作用。
对MOSFET它们作为缓冲器，在导通时间限制漏极电流的di/dt，通过LD?
di/dt减小器件上的ds电压。
事实上，LD能显著减小开关损耗。
较大的LD对导通似乎有益，但是却对关断时漏极电流的迅速下降不利。
为了使MOSFET关断时漏极电流迅速下降，开通时的一个反向电压必须加在LD上。
这个电压超过理论的VDS（off）值，在ds电压上产生一个过压并增大关断过程的开关损耗。
包括寄生电感影响的整个开关过程的精确数学分析在文献中可见，在这里超出了本文的范围。
IV.参考地的门极驱动
A.PWM直接驱动在电源装置中，驱动主开关管门极的最简单方法是使用图8所示的PWM
控制器的门极驱动输出。
直接驱动门极最难的是优化电路布局。
如图8所示PWM控制器和MOSFET之间可能有相当大的距离。
这个距离会在门极驱动和地回路中产生寄生电感，寄生电感会降低开关速度并在门极驱动波形中引起响声。
尽管有一个地平面，电感仍然不能完全消除，因为地平面仅仅对从地流回的电流提供了一个小电感路径。
为了减小连在门极驱动上的电感，要求PCB有更宽的线。
另一个直接驱动门极的难题是PWM控制器的驱动电流能力受到限制。
极少数的集成电路具有超过1A峰值的门极驱动能力。
这会限制由控制器以合理速度驱动的最大冲模尺寸。
直接门极驱动的MOSFET冲模尺寸的另一个限制因素是控制器内驱动器的功率耗散问题。
一个外部的门极电阻可以减轻这个困难。
当出于节约空间或降低成本的需要一定要采用直接驱动门极时，要专门考虑给控制器提供一个合适的旁路，这样可以使驱动MOSFET门极的很高的电流尖峰在PWM控制器内敏感的模拟电路中被破坏。
由于MOSFET冲模尺寸增大，所需要的门极电荷也增多。
选择合适的旁路电容要求采用更科学的方法，而不是通常用的0.1uF或者1uF的旁路
电容。
1.旁路电容取值。
本章演示了MOSFET门极驱动电路旁路电容的计算。
这个电容与直接门极驱动装置中PWM控制器的旁路电容是一样的，因为它提供给门极导通时的驱动电流。
在单独的驱动电路中，无论采用门极驱动IC或者分立元件与否，这个电容必须很近的、最好直接连在驱动器的（输出）偏置和地之间。
要考虑两个电流分量，一个是静态电流，它可以被基于一些集成驱动器的输入状态的1
升级会员 