DVCCC8JH存储器实验要点文档格式.docx
《DVCCC8JH存储器实验要点文档格式.docx》由会员分享，可在线阅读，更多相关《DVCCC8JH存储器实验要点文档格式.docx（12页珍藏版）》请在冰点文库上搜索。
5、控制器采用微程序方案实现，控存字长为24位，可用最大容量为1024字节，且用电可擦写的E2ROM存储器芯片组成，支持动态微程序设计。
6、实验系统上配有一个RS232串行接口，能直接与微机相连，在软件的配合下，完成全部的部件实验和整机组成实验。
7、作为实验系统的扩展部分：
（1）主板上扩展有一个6000门CPLD器件，以实现可重构原理计算机组成设计实验以及系统结构的实验，培养学生综合设计能力；
（2）扩展有并行I/O口8255、定时/计数器8253，便于学生掌握计算机I/O口扩展方法；
（3）配有万能接线板组成的通用实验板。
8、实验系统工作频率源由555时基电路和74LS123可再触发单稳态多谐振荡器组成产生，频率范围为330HZ～580HZ。
9、实验系统上装有24个微程序输入开关，16个数据开关，18个控制开关，2个微动开关和2位七段数码管以及多个发光二极管等。
在不接入计算机的情况下能在手动方式下完成全部部件实验和整机组成实验。
而且数据的输入/输出显示为高电平亮，低电平灭，符合人们的习惯。
10、实验系统须采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点，实验时只要少些接线即可。
三、DVCC系列计算机组成原理系统软件性能
1、独创的查错功能，通过上位机软件实时显示硬件运行情况，错误定位一目了然。
2、代码程序、微程序直接屏幕编辑。
3、微程序动作屏幕上直接解释，让学生充分理解计算机系统硬件与软件的结合点。
4、实验原理、目的、内容和动态调试软件集成于一体，计算机内部程序运行流程彩色动态显示，直观生动，便于多媒体教学。
5、提供双通道虚拟示波器，用于实验过程中信号的观察，以便在设计性、创新性实验过程中及时分析排除故障，这样，可以减少实验室硬件设备的投入，提高实验设备的综合利用率。
四、DVCC系列计算机组成原理实验机平面图
DVCC系列实验机平面图如图1所示。
从图1中可看到，DVCC系列实验机为学生提供了运算器ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展模块。
各功能模块的输出均通过三态器件，部分模块间的总线已连好，另一部分模块的总线学生可按需要连接。
各模块所用的控制线全部用跳线器跳接，简单方便。
图1-1DVCC-C8JH实验机平面图
第二章调试软件简介
DVCC实验机系统在控制软件的协调控制下，提供灵活的实验操作方式。
在实验计算机独立使用时，通过拨动开关及发光二极管以及二进制数码形式进行输入、编程、显示、调试，而且数据的输入/输出显示为高电平亮，低电平灭，符合人们的习惯。
在实验计算机通过RS232通信接口与上位机联机时，可以在上位机上进行编程、相互传送装载实验程序、动态调试和运行实验程序等全部操作，实验者可根据实验题目的需要在两种实验操作方式之间随意切换。
DVCC实验计算机系统提供WINDOWS环境下集成调试软件，有多个显示窗口，如寄存器窗口、微代码窗口、程序代码窗口、动态代码调试窗口、实时数据流动显示窗口等，可在屏幕上显示本实验计算机的组成逻辑示意图，如图2所示。
在此环境下，微代码、程序代码可以直接在屏幕上修改或编程；
微代码字段可以直接动作解释；
调试运行过程实时动态跟踪显示，如数据流的流向及数据总线、地址总线、控制总线的各种信息，使调试过程极为生动形象；
并具有逻辑示波器测量等强大功能。
为同学们提供了良好的实验操作环境，增强同学们的学习、实验的兴趣，从而提高教学效果。
在DVCC实验计算机上还配有双通道虚拟示波器测量软件，用于实验过程中信号的观察，以便在设计性、创新性实验过程中及时分析排除故障，这样，可以减少实验室硬件设备的投入，提高实验设备的综合利用率。
DVCC实验计算机系统的集成调试软件的硬件要求：
⊙一台IBM兼容个人计算机，至少Pentium或PentiumII或更高。
⊙光驱和鼠标；
⊙MicrosoftWindows95/97/98/NT/2000操作系统；
⊙至少32兆内存，建议使用>
64兆；
⊙至少4兆可用硬盘空间；
⊙至少256色显示卡。
图2-1DVCC计算机系统的WINDOWS环境下集成调试软件界面
存储器实验
一、实验目的
掌握静态随机存取存储器RAM工作特性及数据的读写方法。
二、实验内容
1、实验原理
主存储器单元电路主要用于存放实验机的机器指令，如图5.1所示，它的数据总线连到外部数据总线EXD0～EXD7上；
它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0～LAD7显示，高电平点亮，低电平熄灭；
在手动方式下，输入数据由8位数据开关KD0～KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0～EXD7，实验时将外部数据总线EXD0～EXD7用8芯排线连到内部数据总线BUSD0～BUSD7，分时给出地址和数据。
它的读信号直接接地；
它的写信号和片选信号由写入方式确定。
该存储器中机器指令的读写分手动和自动两种方式。
手动方式下，写信号由W/R`提供，片选信号由CE`提供；
自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。
由于地址寄存器为8位，故接入6264的地址为A0～A7，而高4位A8～A12接地，所以其实际使用容量为256字节。
6264有四个控制线：
CS1为第一片选线、CS2为第二片选线、OE读出使能线及WE写使能线。
其功能如表5.1所示。
CS1片选线由CE`控制（对应开关CE）、OE读出使能线直接接地、WE写使能线由W/R`控制（对应开关WE）、CS2直接接+5V。
图5.1中信号线LDAR由开关LDAR提供，手动方式实验时，跳线器LDAR拨至左侧，脉冲信号T3由实验机上时序电路模块TS3提供，实验时只需将J22跳线器连上即可，T3的脉冲宽度可调。
2、实验接线
①总清开关拨到“1”位置。
②MBUS连BUS2；
③EXJ1连BUS3；
④跳线器J22的T3连TS3；
⑤跳线器J16的SP连H23；
⑥跳线器SWB、CE、WE、LDAR拨至左侧（手动位置）。
图5.1主存储器单元电路
表5.16264功能表
工作
方式
I/O
输入
DI
DO
/OE
/WE
/CS1
非选择
X
HIGH-Z
H
读出
L
写入
选择
3、实验步骤
①连接实验线路，仔细查线无误后接通电源。
②形成时钟脉冲信号T3。
方法如下：
在时序电路模块中有两个二进制开关“运行控制”和“运行方式”。
将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时，按动“运行启动”开关，则T3有连续的方波信号输出，此时调节电位器W1，用示波器观察，使T3输出实验要求的脉冲信号；
本实验中“运行方式”开关置为“单步”状态，每按动一次“启动运行”开关，则T3输出一个正单脉冲，其脉冲宽度与连续方式相同。
③向存储器的00地址单元中写入数据11，具体操作步骤如下：
如果要对其它地址单元写入内容，方法同上，只是输入的地址和内容不同。
④读出刚才写入00地址单元的内容，观察内容是否与写入的一致。
具体操作步骤如下：
三、实验数据记录
1、记录向存储器写入数据的操作过程。
按照前面介绍的实验步骤向存储器地址为00H，01H，02H，03H，04H，05H的单元分别写入数据：
55H，33H，44H，66H，08H，F0H。
2、写出读出存储器单元内容的操作过程并记录以下地址单元读出的内容。
地址
内容
00000000
00000100
00000001
00000101
00000010
00001000
00000011
四、根据电路图分析向存储器置数和从存储器读数的工作原理。
相关补充：
1、74ls273引脚图与管脚功能表中文资料
74LS273是8位数据/地址锁存器，他是一种带清除功能的8D触发器，下面我介绍一下他的管脚图功能表等资料。
（1）.1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）全部输出0,即全部复位;
（2）.当1脚为高电平时,11（CLK）脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）上.
74ls273管脚功能：
1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。
2、74ls245
74LS245是我们常用的芯片，用来驱动led或者其他的设备，它是8路同相三态双向总线收发器，可双向传输数据。
74LS245还具有双向三态功能，既可以输出，也可以输入数据。
当片选端/CE高电平时，高阻。
当片选端/CE低电平有效时，DIR=“0”，信号由B向A传输；
（接收）
DIR=“1”，信号由A向B传输；
（发送）。
3、6264芯片引脚图和内部结构图
●Intel6264的特性及引脚信号
Intel6264的容量为8KB，是28引脚双列直插式芯片，采用CMOS工艺制造
A12～A0（addressinputs）：
地址线，可寻址8KB的存储空间。
D7～D0（databus）：
数据线，双向，三态。
OE（outputenable）：
读出允许信号，输入，低电平有效。
WE（writeenable）：
写允许信号，输入，低电平有效。
CE1（chipenable）：
片选信号1，输入，在读/写方式时为低电平。
CE2（chipenable）：
片选信号2，输入，在读/写方式时为高电平。
VCC：
+5V工作电压。
GND：
信号地。
●Intel6264的操作方式
Intel6264的操作方式由OE,WE,CE1,CE2的共同作用决定
①写入：
当WE和CE1为低电平，且OE和CE2为高电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元。
②读出：
当OE和CE1为低电平，且WE和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。
③保持：
当CE1为高电平，CE2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。
升级会员 