高速数据采集系统原理分析和设计文档格式.docx

高速数据采集系统原理分析和设计文档格式.docx

《高速数据采集系统原理分析和设计文档格式.docx》由会员分享，可在线阅读，更多相关《高速数据采集系统原理分析和设计文档格式.docx（37页珍藏版）》请在冰点文库上搜索。

7.2性能分析 33

8.心得体会 34

9.参考文献 35

本科生课程设计成绩评定表 36

I

1.高速数据采集的相关基础知识

1.1数据采集系统的基本组成

数据采集系统一般由数据采集、数据处理、处理结果的实现与保存三个部分构成。

数据采集指被测信号经过放大、滤波、A/D转换，并将转换后的数据送入计算机。

这里要考虑干扰抑制、带通选择、转换准确度、采样/保持及与计算机接口等问题。

数据处理指由计算机系统根据不同的要求对采集的原始数据进行各种数学运算。

处理结果的实现与保存指处理后的结果在X-Y绘图仪、电平记录器或CRT上浮现出来，或者将数据存入磁盘形成文件保存起来，或通过线路送到远地。

图1数据采集系统的组成

1.2A/D转换的过程

模拟量转换为数字量，通常分成三个步骤进行。

这就是采样保持、量化与编码。

连续的模拟信号x（t）按一定时间间隔Ts采样-保持后得到台阶信号Xs（n），在经过量化变为量化信号Xq（nTs），最后编码转换为数字信号X（n）。

在现代ADC器件中，这三个步骤一般合起来在一个器件中完成。

转换过程可以用图2表示：

图2模数转换过程

1.3高速数据存储

1.分时存储

分时存储技术利用一个高速锁存器将采集的高速数据锁存，而后利用多个相对慢速的存储器对数据进行存储以保证数据存储的可靠性。

由于多个静态存储器分时参与了数据存储的过程，使得多个慢速静态存储器分时存储操作过程进行了叠加，其效果等效于一个高速静态存储器的操作。

2.数据降速存储

所谓数据降速存储技术，就是对在数据存储之前将高速数据的速度降低到低速存储器可以及时存储的程度。

该方法避免了多个存储器的使用，只需利用一个大容量的存储器就可以实现数据的存储，实现起来相对分时存储简单。

设计中可以利用串并转换电路对数据进行降速处理以满足后续的存储器速度较低的要求。

串并转换电路的基本原理为数据的串并转换，将数据依次存入串行移位寄存器中，然后并行输出，降低了传输数据的速度，以满足存储器工作速度的要求。

1.4数据采集基本原理

1.数据采集过程

取样就是利用取样脉冲序列，从连续信号中抽取一系列的离散样值。

这种离散信号通常称为“取样信号”，以表示。

在一般情况下，取样输出是取样脉冲序列与连续信号的乘积。

（1）

对于实际的高速A/D，采样过程并不是理想的，保持电路可能会存在孔径效应，而影响编码，最终影响数据的原始性，在选用高速A/D时，一般选模拟带宽较宽的A/D比较好。

2.采样

采样可以看作是一个脉冲调幅的过程。

其中：

，当的脉冲宽度时，就接近理想采样，变为脉冲，接近函数

（2）

（3）

将（3）式代入上式

（4）

当然实际情况可以将近似看作以便于分析模拟信号经采样后，频谱会发生周期延拓。

（5）

其中，也就是采样角频率，由傅氏级数理论可得

（6）

（7）

对于采样信号频谱

（8）

当信号采样后，要能恢复为原来所包含的信息，在保证频谱不发生混叠的情况下，我们可以将采样信号通过一个理想低通滤波器，这个理想低通滤波器只让基带频谱通过，因而滤波器的带宽应等于折叠频率。

（9）

从频域上看，由（8）式可知，能通过低通滤波恢复。

下面从时域来看其恢复的过程。

理想低通的冲激响应

（10）

其输出

（11）

（12）

（12）式称为内插函数。

将（12）式代入（11）式有：

（13）

式（13）即为采样内插公式，在每个采样点nT上，具有该采样值不为0，所以其能保证各采样点上信号不变，对于在不为nT的这些时刻，即为各采样函数延伸叠加而成。

这从时域上解释满足采样定理的信息恢复。

当然，实践中不可能通过计算内插公式恢复信息，这样各点计算量太大。

实际工程中常通过一个D／A变换器加低通滤波器恢复原来信息。

3.量化与量化误差

（1）量化

量化就是把采样信号的幅值与量化单位比较。

量化单位定义为量化器满量程电压FSR（FullScaleRange）与的比值，用q表示，因此有

（14）

（2）量化方法

①“只舍不入”的量化

所谓只舍不入的量化，是指信号中幅度小于量化单位的部分一律舍去。

当时，；

……等等。

②“有舍有入”的量化

“有舍有入”量化是将采样信号幅值与量化电平相比较，离幅值最近的量化电平作为信号在该时刻的量化值。

③量化误差

由量化引起的误差称为量化误差（也称为量化噪声）,记为e。

（15）

---信号采样

---量化信号

2高速数据采集系统的方案

2.1基于单片机AT89C51的数据采集系统设计

本系统的结构框图如图所示，系统由传感器、放大器、滤波器、采样/保持器AD346、多路开关CD4051、A/D转换器AD579、串口芯片8251、可编程计数器／定时器8253构成的时序电路、DMAC8237构成的直接存取控制电路、存储芯62256和27128及CPUINTELAT89C51等部分组成。

传感器、放大器、滤波器及存储芯片可根据需要更改数目。

图3系统结构框图

工作原理：

上电后，CPU完成对系统中可编程器件的初始化及通道数的预置,整个系统需要的时序由CPU所控制的8253定时/计数器提供。

传感器实现非电量到电量的转换,放大器则将传感器输出的微弱电信号放大后送人到滤波器进行抗混叠处理并滤除杂散信号,8个采样保持器AD346对转换得到的电信号进行同时采样/保持，经过由可设定选择路数的多路开关，轮流把各采样/保持器采集的信号送到高速A/D转换器AD579中，完成模拟量到数字量的转换，这个过程采用的是同时采样、分时转换的方式。

在DMAC8237的控制下，将采集到的数据高速传送、存储在大容量数据存储器中，然后通过串口电路传入Pc机，利用Pc机对采集得到的数据进行分析、处理。

1．信号调理

本系统中信号调理电路包括传感器、放大器、滤波器，根据实际环境选择相应的加速度、温度、或湿度传感器，放大器采用通用型集成运算放大器Ixa741，它对温度漂移和共模信号抑制能力强，具有很强的放大能力，最高达几十万倍。

工业控制现场的噪声可能经过传感器进人数据采集通道，使采集到的信号中包含多种频率成分的噪声，严重时噪声甚至会淹没待提取的输入信号，所以采用滤波技术以提高信号采集系统的信噪比很有必要。

8位精度时，AD579的转换周期是1.5s，取2s，8路同时采样分时转换，亦即AD346的采样电平至少要持续16s，取20s，即频率为50kHz。

根据奈奎斯特采样定理，要从抽样信号中无失真的恢复原信号，采样频率应等于或大于2倍信号最高频率，奈奎斯特采样频率频率应等于或大于2倍信号最高频率，奈奎斯特采样频率为信号频率的两倍。

工程上的采样频率一般为被采样信号频率的3—4倍。

由于本系统采用的采样/保持器和模/数转换器的限制，此滤波器的最高截止频率最多取为12.5kHz，选择适当的电阻值和电容值以达到此要求。

2．采样/保持电路

采样/保持器AD346的工作电压范围是-i-10VDC，它在2s以内可达到-i-0．01％的精度，可完成对模拟信号的高速采样及保持。

3．多路选择开关

CD4051是八选一型多路开关，它的作用是将待采集的8路信号分时逐个切换到A/D转换通道。

可根据被采集对象的个数及频率范围设置被采集信号的路数，亦可实现多选一，最高可八选一。

4．模拟/数字信号转换

本系统采用的A/D转换器件是AD579，它具有极短的转换周期：

10bits精度时为1．8s，8bits精度时仅为1.5s。

其EOC转换结束标志位为信号转换结束后引发中断提供了时钟脉冲。

转换得到的数据通过数据锁存器74LS373锁存，在CPU或者DMA的控制下再送人外扩存储器或PC机内部存储器。

5．串口电路

串口电路采用可编程串行通信接口芯片8251，它具有八条双向数据线，与系统的数据总线相连，在接收控制/数据信号的控制下，传输CPU对8251的编程命令字和8251送往CPU的状态信息及数据。

6．直接存取电路

所谓直接存取即在没有CPU的干预下，用硬件实现存储器和存储器之间、存储器和I/O口之间直接进行高速数据传输，存储器地址的修改和传送完成的报告均由硬件自动完成，这种方式极大地提高了传送的速度。

DMAC8237的低地址位通过总线隔离器与CPU的低地址位相连，其数据线与高位地址线复用。

作为高位地址线时通过锁存器，再通过总线隔离器与CPU的高地址位相连；

同时作为数据线，也直接与AT89C51的数据线相连，也要与AD579的数据位相连。

8237的时钟脉冲由AT89C51的时钟脉冲提供。

CPU通过数据选择器对8237进行初始化控制信号发送。

8237的发送请求信号由CPU的外部中断提供。

7．时序电路

本系统时序电路由可编程计数器/定时器8253，辅以单稳态触发器74121整形得到。

8253内部含有3个独立的16位计数器，每个计数器均可达2MHz的计数速率，8253输出的波形为方波，不满足AD346和AD579的时序需求，所以需要经过74121整形。

74121集成单稳态触发器有3个触发输入端A1，A2，B，在触发信号控制下电路可由稳态翻转到暂稳态。

暂稳态的持续时间取决于RC电路的参数值，有T一0.7RC，选择不同的电阻值和电容值对8253产生的方波整形得到需要的采样/保持和模/数转换控制信号。

系统中采用的数据采集方式是8路信号同时采样、分时转换，AD579对每路信号的转换时间是1.5s（8bits精度时），取2s。

AD579启动后经200ns后出现下降沿转换开始。

因此应提供AD579周期2s的脉冲，其中高电平持续200ns，低电平持续1.8s。

转换八路需要的时间是l6s，AD346的采样时间是2s，而保持时间必须大于或等于16s，提供周期为20s（高电平持续2s，低电平持续18s）的时钟脉冲给AD346。

根据奈奎斯特抽样定理及工程实践，被采集的对象应是低于12.5kHz的模拟信号。

2.3基于FPGA高速数据采集系统

数据采集系统框图：

图4数据采集系统硬框图

数据采集和传输系统只要由FPGA（中心控制模块）、USB（串行总线）、A/D转换器以及其它的外围辅助电路组成。

（1）A/D转换器的作用是将输入的模拟量转换成数字量，由FPGA接受、缓冲、存储经USB2.0端口传到PC机上。

（2）FPGA是控制模块的核心部分，主要完成A/D转换器的时钟选取、数据的存储计算以及相应的控制逻辑、实现与PC机的通信等控制任务。

（3）USB2.0提供了一个可以和计算机连接的数据传输口，其作用是用来接受主机信号并通过它的端口来控制A/D转换器进行数据的采集。

（4）PC机通过USB接口将控制命令和参数给FPGA，然后FPGA再对A/D转换器进行时序控制以及对转换数据的接收。

图5数据采集器原理图

模拟输入信号事先经过AD调理电路，在经ADS930的模数转化，将数字信号传递给EPM1270T144C5N芯片，CLPD与USB之间通过控制线以及I/O口实现控制信息和数字信息的双向传递，与此同时，CPLD通过FIFO总线建立与8051核的链接。

而USB芯片与PC机是通过USB接口建立相应的联系。

5V的电压通过电压转换芯片转换为3.3V，并将此转换的3.3V电压对USB芯片进行供电。

E2PROM由I2C接口实现与USB的信息交互。

1.FPGA的选择

为节约成本，由FPGA及其相应的配置电路可由CPLD代替，这样将便于项目的进行，为此我们采用型号为EPM1270T144C5N的CPLD模块。

2.USB芯片选择

目前市面上有很多类型的USB的接口芯片，它们要在外部的微控制器的控制下进行操作，如果微控制器的工作频率比较低，势必影响数据传输的速率。

CY7C68013芯片中的FIFOS不需要微控制器的控制就能直接与外围电路进行数据传输，解决了USB高速模式下的带宽问题。

选择该芯片的另个重要原因Cypress公司为EZ_USBFX2系列产品的开发提供了大量的技术支持，如公司为开发者提供了主控平台，固件开发环境和事例及相应的技术文档。

3.AD的选择

将模拟信号转化为数字信号实际上是模拟信号时间离散化和幅度离散化的过程。

通过时间离散化由采样保持（S/H）电路来实现，而幅度离散化则由A/D转化器来实现。

随着高集成度的提高，有许多A/D芯片将采样保持电路也集成在内部。

既减小了体积，又提高了可靠性。

在选择A/D转化器时，主要考虑一下几个方面：

（1）转换速率

A/D的转换速率取决于模拟信号的频率范围

（2）量化位数

根据A/D转换的原理，A/D转换过程中总存在量化误差。

量化误差取决于量化位数，位数越多量化误差就越少。

如n位的A/D转化器，其量化误差为1/2n+1。

（3）输入信号的电压范围

A/D转化器对模拟输入信号的电压范围有严格的要求，模拟信号电压只有处在A/D转化器的额定电压范围内，才能得到与之成正比的数字量。

由于在A/D转换器之前已经加了信号调理电路，通过调节放大倍数和直流偏移量，总能满足A/D转化器对输入电压的要求。

（4）参考电压VREF要求

A/D转换的过程就是不断将被转换的模拟信号和参考电压VREF相比较的过程。

因此，参考电压的准确度和稳定性对转换精度至关重要。

（5）控制信号及时序

A/D转换器工作时必须由MCU或PLD控制，因此，选择A/D转换器时，应考虑接口的方便性和高低电平的兼容。

根据以上分析，我们选择BURR-BROWN公司生产的8位、30MHZ高速A/D转换器ADS930。

ADS930采用3～5V电压电源，流水线结构，内部含有采样保持器和参考电压源。

2.3基于DSP的高速数据采集处理系统

本系统是以TMS320LF2407为核心，对模拟信号进行高速采集，并转换成数字信号，然后暂存到RAM中，并通过串口传输到系统微机中。

本系统硬件连接相对简单，其数据采集与传输简单可行，数据的采集、处理、传输主要都由软件来实现。

图6为系统设计结构框图。

在通常的数据采集系统中，测量过程是通过A/D转换器的控制来实现的，但对于一个高速采集系统而言，这种办法是有局限性的，因为高精度A/D建立稳定的工作状态需要相当长时间，频繁的改变A/D工作状态会影响测量精度，严重时会造成信号失真，所以对A/D选择要求较高。

图6数据采集与处理系统框图

A/D转换的过程是：

首先对输入的模拟信号进行A/D转换，并将转换后的数据锁存到缓冲寄存器中，以确保采集数据的稳定可靠，通过口地址译码器提供的片选信号和DSP的读写信号，将缓冲器中的数据送入总线。

D/A转换的过程正好与A/D转换的过程相反，将数子信号进行D/A转换，将转换的模拟信号再送入执行部分。

1.模数转换（A/D）选择

模数转换器的选择主要从四个方面考虑：

（1）分辨率与量化误差：

分辨率是衡量A/D转换器分辨输入模拟量最小变化程度的技术指标。

A/D转换器的分辨率取决与A/D转换器的位数。

量化误差是由于A/D转换器有限字长数字量对输入模拟量进行的离散取样（量化）而引起的误差，其在理论上为一个单位的分辨率，即分辨率与量化误差是统一的。

（2）转换精度：

转换精度反映了一个实际A/D转换器与一个理想A/D转换器在量化上的差值，用绝对误差或相对误差来表示。

转换精度指标有时以综合误差指标表达方式给出，有时以分项误差指标表达方式给出。

（3）转换速率：

转换速率是指A/D转换器在每秒钟内所完成的转换次数。

它与转换时间（既A/D转换从启动到结束所需的时间）互为倒数关系。

（4）满刻度范围：

满刻度范围是指A/D转换器所允许的输入电压范围。

满刻度范围是一个名义值，实际A/D转换器所允许的最大输入值要比满刻度值小。

结合以上几个方面因素，本系统采用TLC5510作为模数转换器。

图7TLC5510的I/O时序

2.数模转换器（D/A）的选择

模数转换器的选择从以下四方面考虑：

（1）分辨率：

分辨率指当输入数字发生单位数码变化时所对应模拟量的输出的变化量。

数值换算方式如A/D的分辨率一致。

（2）转换时间：

转换时间指当输入二进制代码，从最小值突跳到最大值时，其模拟量电压达到与其稳定值之差小于1/2LSB时所需的时间，因而转换时间又称稳定时间，其值通常比A/D转换时间要小得多。

（3）转换精度：

转换精度指整个工作区间实际的输出与理想的输出电压之间的偏差，可用绝对值或相对值来表示。

转换精度包含了D/A转换器误差的所有因素。

（4）尖峰误差：

尖峰误差是指输入代码发生变化时刻而使输出模拟量产生的尖峰所造成的误差。

产生尖峰误差的原因是由于诸开关在切换过程中响应时间不一致和寄生参数所造成的。

尖峰持续的时间虽然很断，但可能幅值很大，在某些场合必须施加相应的措施予以避免。

由于尖峰的出现是非周期的，因而不能采取简单的滤波方法来消除，常用单稳电路或S/H电路，利用单稳的延迟时间来躲过尖峰。

鉴于以上四方面因素，选择AD7524作为数模转换器件。

AD7524是CMOS数模转器。

图8AD7524的时序图

3.执行部分

执行部分由电阻、三极管、续流二极管、继电器和被控部分构成。

OUTDA输出信号控制三极管的导通，三极管导通继电器工作，开关闭合，被控设备工作，续流二极管起保护作用，防止继电器线圈的反向电压击穿三极管。

4.数据存储器RAM接口设计

系统选用IS61C6416作为外扩RAM，当TMS320LF2407访问片内局部数据存储器时，数据空间选择信号和存取选通信号处于高阻状态。

只有当TMS320LF2407访问映射到外部存储器地址范围的存储单元时，外部总线才有效。

有效表示外部总线正被数据存储器占用。

每当外部总线有效（访问外部存储器或I/O）时，TMS320LF2407将把信号置为低电平。

3.7串行接口电路的设计

TMS320LF2407串行通信接口（SCI）模块是一个标准的8位通用异步接收/发送（UART）可编程串行通信接口。

SCI有两个串行引脚,SCITXD（SCI发送输出脚），SCIRXD（SCI接受输入脚）；

Baudrate可编程为64K种；

奇偶校验/无奇偶校验功能;

四种错误检测标志：

parity,overrun,framing,andbreakdetection;

半双工或者全双工通讯模式;

NRZ通讯模式；

发送和接受中断使能分开。

因为DSPTMS320LF2407用高性能静态CMOS技术，使得输出电压降为3.3V，为与标准逻辑TTL电平相匹配，采用电阻网络将TTL电平降为+3.3V电平，通过MAX232芯片作为TTL电平到RS232电平转换电路。

3高速数据采集系统的方案分析比较

设计一个高速数据采集系统应满足以下两个基本性能要求：

一是高速性，现在高速数据采集通常要求达到几十甚至几百MSPS的采样速度，因此需要采用高速ADC技术和高速缓存技术来保证采样和数据传输的高速性；

二是大容量，高速数据采集必然带来巨大的数据流量，一个4通道20MH采样率16位精度数据采集系统采样0.1s将产生16M的数据量，所以需要采用海量缓存来解决采样数据的存储问题。

为此，针对上述提出的方案，在此做出简单的分析与比较如下：

（1）单片机控制的高速数据采集系统是一种由AT89C51单片机控制的高速数据采集系统。

该系统的数据采集与存储完全靠硬件实现,其数据采样频率只取决于所选用的A/D转换器,而不受AT89C51单片机速度的影响,因而可实现高速数据采集。

本数据采集系统与y一些传统的数据采集系统相比较，具有采集数据快，采集精度高，实时性好的特点，采用16位单片机，高速采样/保持器件AD346，高速模/数转换器件的AD579及直接存取的方式，不仅实现了数据采集系统的最关键性功能，而且在性能上有了明显的提高。

该数据采集系统是一个独立且通用的数据采集处理、分析系统，可广泛应用于实时监测。

（2）基于FPGA高速数据采集系统采用FPGA和USB2.0芯片CY7C68013为核心的高速采集系统，设计了在FPGA的控制下，USB接口模块、AD转换模块等协同工作下对输入信号的数据采集系统。

该系统可以实现对信号的高速采集，并通过USB总线与上位机通信，实现在Labview控制界面下进行显示以及数据的存储，这种基于FPGA的同步采集、实时读取采集数据的设计充分发挥了FPGA和USB的优点，提高系统采集和传输速度。

（3）基于DSP的高速数据采集处理系统中该系统以TMS320LF2407为核心，对模拟信号进行高速采集，并转换成数字信号，然后暂存到RAM中，并通过串口传输到系统微机中。

本系统硬件连接相对简单，其数据采集与