基于DSP的语音录播器方案设计书docWord格式文档下载.docx
《基于DSP的语音录播器方案设计书docWord格式文档下载.docx》由会员分享，可在线阅读，更多相关《基于DSP的语音录播器方案设计书docWord格式文档下载.docx（29页珍藏版）》请在冰点文库上搜索。
Theexperimentresultsshowthissystemissimpleinthecircuitconnection,andiseasyinprogramming.Thewholesystemhasbtterextendedcapabilityandapplicability.
Keywords：
DSP；
TLC320AD50；
FLASH；
TheRecordingandPlayingSpeechSystem
参考文献25
第1章绪论
1.1引言
随着信息技术革命的深入和计算机技术的飞速发展，数字信号处理技术已经逐渐发展成为一门关键的技术学科。
而DSP芯片的出现则为数字信号处理算法的实现提供了可能。
这一方面极大地促进了数字信号处理技术的进一步发展；
另一方面，它也使数字信号处理的应用领域得到了极大的拓展。
在国外DSP芯片已经被广泛地应用于当今技术革命的各个领域；
在我国，DSP技术也正以极快的速度被应用到科技和国民经济的各个领域。
目前，在微电子技术发展的带动下，DSP芯片的发展日新月异，DSP的功能日益强大，性能价格比不断上升，开发手段不断改进。
DSP芯片已经完全走下了“贵族”的圣坛。
DSP芯片已经在通信与电子系统、信号处理系统、自动控制、雷达、军事、航空航天、医疗、家用电器、电力系统等许多领域中得到了广泛的应用，而且新的应用领域在不断地被发掘。
TI、AD、AT&
T、Motorola和Lucent等公司是DSP芯片的主要生产商。
其中TI公司的TMS320系列的DSP占据了全球DSP市场的50%左右。
该系列产品在我国同样被用户广泛使用，市场份额更高，超过90％。
鉴于多数DSP芯片和高速A/D、D/A芯片工艺为贴片封装，对一般用户来说工厂制板成本较高、手工工艺难制板、效果差等困难，本系统设计了一套基于DSP芯片的最小系统板，并扩展了A/D、D/A实现语音信号的采集和回放，制作语音处理平台。
设计的核心芯片采用TI公司的TMS320VC5402进行设计，其最高处理速度能达到100MIPS（每秒执行100百万条指令），性能优越、性价比高，适合大多数用户和教案科研。
1.2数字语音录放系统的发展
数字语音录放是指利用数字技术对语音信号进行采集、处理、并且在一定存储设备中进行存储，并可在需要时进行输出的过程。
相对于模拟设备来说，数字设备容易于集成、小型化、成本低，同时更为稳定，且操作更为直接、方便，使得数字语音录放系统目前在各种领域中都得到了广泛的应用。
例如监控环境中使用的语音采集系统；
再如家庭或学校中使用的语音复读机等，都可看作是数字语音录放系统的典型应用。
然而目前一般的数字语音录放系统中，对语音知识进行简单的采集、存储和播放；
虽然可以较大程度上保证语音的保真度，但过多的语音数据会造成对大量存储设备的需求。
对于大型系统，可通过采用大容量的硬盘、甚至大规模的磁盘阵列来解决。
但是对于小型的设备，例如便携式的语音复读机，由于容量有限，则不能采用同样的方法。
近年来，语音信号处理技术研究的突飞猛进，为数字语音录放系统提供了新的发展空间。
对语音的采集、处理从以前简单的波形编码转变为进行参数编码、压缩，从而大大减少了存储数据。
举例来说，原始语音一般都是采用8KHz抽样，16bits的线性PCM编码进行采集，在一般的系统中就直接将采集后的数据进行存储。
而如果采用参数编码对采集后的数据进行压缩，存储量则可以大大减少，当需要恢复语音时，可利用编码后的参数进行合成，可以得到质量令人满意的结果。
1.3论文研究的意义
随着数字信号处理算法在DSP上的实现,基于DSP处理器的语音处理也得到了更广泛的应用。
语音信号具有随机性强、应用广泛和实时性要求高等特点。
和较其他类型处理器相比，DSP具有处理速度快、运算能力强的特点，使它在语音处理方面的应用优势显著。
语音信号的处理包括信号采集、处理、传输、存储和回放等一系列过程。
其中,语音信号的采集、传输和播放属于语音信号的控制,满足一般的标准操作即可；
而语音信号的处理和存储与应用类型有很大的联系,不同的应用要求的处理和存储算法也不一样。
语音信号的采集和回放是语音信号处理的基础,在基于DSP的语音处理系统中，DSP通过控制AD50芯片采集和播放语音信号,再通过DSP实现各种语音处理算法。
在TI各个系列DSP芯片中,16位的C54x因其指令简单、接口连接方便而在语音处理系统中得到广泛应用。
同时采用基于DSP的语音录音和回放系统的意义在于闪速存储器（FLASH）是可快速擦写的非易失性存储器，它最大的特点是在不加电的情况下能长期保持存储的信息。
此外，它还具有不需要存储电容器、集成度更高、制造成本低于DRAM、使用方便、读写灵活的特点。
这也是本论文设计的亮点的。
1.4论文设计的内容
本文首先设计一个DSP的最小系统，在最小系统的基础上加上Flash模块、语音编解码芯片、语音输入模块、语音输出模块构成了基于DSP的语音录音与回放系统。
并在此硬件平台上，进行软件设计。
在CCS2.0环境下编程，实现对语音录制和回放功能。
首先，语音编解码芯片进行读操作，将采集到的语音信号存到Flash中，即实现语音录音功能。
然后，对语音编解码芯片进行写操作，实现语音回放功能。
第2章TMS320C5402DSP芯片的基本结构和特性
2.1TMS320C5402的基本结构
TMS320C5402是TI公司于1996年推出的一种定点DSP芯片,采用先进的修正哈佛结构和8总线结构,使处理器的性能大大提高。
其独立的程序和数据总线,允许同时访问程序存储器和数据存储器,实现高速并行操作。
其具有以下特点：
（1）最高时钟频率达100MHz。
可以通过软件编程在片内的锁相环（PLL）实现10MHz整数倍的工作频率，最高也可达100MHz，使指令周期为10ns，达到100MIPS的运算速度。
内核电压为1.8V，I/O电压为3.3V。
片内存储器位16KBDARAM，4KBROM。
功耗低，平均约为0.32mW/MIPS。
3种低功耗工作方式（IDLE1、IDEL2和IDEL3）可以节省DSP的功耗，特别适合电池供电系统。
（2）内部采用改进的哈佛结构，即程序空间和数据空间分开，允许同时取指令和取操作数，而且还允许在程序和数据之间相互传送数据。
（3）内部采用多总线结构，C54x内部有P、C、D和E等4条总线（每条总线包括地址总线和数据总线），可以在1个周期内从程序存储区取1条指令，从数据存储区读2个操作数并向数据存储区写1个操作数，大大提高了DSP的运行速度。
（4）采用流水线结构，将1条指令执行所需的取指、译码、取操作数并执行等几个步骤同时完成，使指令周期降低到最小值。
（5）优化的CPU结构，内部有1个40位的算术逻辑单元，2个40位的累加器，2个40位的加法器，1个17×
17的乘法器以及1和40位的桶形移位器；
有4条内部总线。
它们可以在1个指令周期内同时进行运算，特别适合用于FIR和IIR滤波器。
（6）在指令系统中，设计了一些特殊高效性的DSP指令，如FIRS和LMS指令，专门用于对称FIR滤波器和LMS算法。
（7）16K×
16位在片双寻址RAM，既可放程序也可放数据。
（8）扩展寻址模式最大可以寻址1M×
16位的外部程序空间。
（9）32位长操作数指令，可以同时读入2个或3个操作数的指令。
（10）4个外部中断，能够实现快速中断返回。
（11）2个多通道缓冲串行口，可以实现多种不同帧结构的同步串行数据接收和发送，并且支持SPI模式的串口工作模式。
McBSP可提供2K字数据缓冲的读写能力，从而降低处理器的额外开销。
BSP的最大数据传输率为100Mbps，即使在IDLE方式下，BSP也可以全速工作。
（12）六通道的DMA控制器，与McBSP结合使用可以大大的减小串口数据发送、接收对CPU本身造成的额外负荷。
（13）增强型8位并行主机接口（HPI），可以用作通用I/O（GPIO）。
HPI可以与外部标准的微处理器直接接口。
（14）具有符合IEEE1149.1标准的在片JTAG仿真接口。
（15）体积小，144脚LQFP封装。
下图2-1为TMS320C5402DSP的内部硬件组成框图：
图2-1TMS320C5402的内部结构图
2.2存储器介绍
1．存储器空间
C54x的存储空间分为程序、数据和I/O接口3个独立的可选部分。
程序存储空间包括程序指令和程序中所需要的常数表格；
数据存储空间用来存储需要程序处理的数据或程序处理后的结果；
I/O接口空间用来与外部存储器映射外设接口，当然也可以用来扩展外部数据存储器。
根据C54x器件型号的不同，其片内配置的存储器种类和容量也不同。
2．存储总线
（1）地址总线：
A0~A13、A16~A19。
其中A16~A19仅用于外部扩展程序空间。
（2）数据总线：
D0~D15。
（3）控制总线
MSTRB访问外部程序或数据空间的选通脉冲；
PS程序空间片选；
DS数据空间片选；
ISI/O空间片选；
IOSTRB访问外部I/O空间的选通脉冲；
READY数据就绪信号；
R/W读/写方向控制；
HOLD外部控制器请求信号；
（4）状态信号线
MSC微状态完成，表明软件等状态结束。
IAQ指令识别信号；
HOLDA低电平表示，C5402放弃总线控制权。
3．存储总线时序
程序数据或I/O空间的读/写时序为Motorola时序。
若外部存设备接口为Motorola兼容器件，则必须直接将对应引脚相连；
若为Intel时序接口器件，则需加逻辑电路。
存储器器件片选CS=地址与PS、DS的译码，PS、DS或IS为低电平有效。
4．关于READY信号
一般情况下可以用内部软件等待周期，此时READY通过上拉电阻（一般为4.7KΩ）接+3.3V电压。
特殊器件则用外部逻辑电路控制。
5．关于HOLD和HOLDA
若系统只有C54x控制存储设备，则只需将HOLD通过上拉电阻接+3.3V电压；
若C54x与其他控制器共享存储设备，则此时HOLD信号由总线仲裁器产生，相应的HOLDA也反馈至总线仲裁器。
在TMS320C54x系列的芯片中，不同型号的芯片其内部存储器的配置有所不同。
表2-2列出了各种TMS320C54x内部存储器的资源配置。
C54x的存储器结构具有很大的灵活性，在任何一个存储空间内，RAM、ROM、EPROM、E2ROM、FLASH或存储映像外围设备可以驻留在片内或者片外。
表2-2C54x内部存储器的资源配置
存储器类型
’C542
’C546
’C548
’C549
’C5402
’C5410
’C5420
ROM
程序
程序/数据
DARAM
SARAM
2k
10k
48k
32k
16k
6k
8k
24k
4k
56k
168k
2.3TMS320C5402的总线结构
TMS320C5402片内有8条主总线，包括4条程序/数据总线和4条20位地址总线。
这些总线的功能如下：
（1）程序总线（PB）传送取自程序存储器的指令代码和立即操作数。
（2）3条数据总线（CB、DB和EB）将内部各单元（如CPU、数据地址生成电路、程序地址生成电路、在片外围电路以及数据存储器）连接在一起。
CB和DB传送读自数据存储器的操作数；
EB传送写到存储器的数据。
（3）4个地址总线（PAB、CAB、DAB和EAB）传送执行指令所需的地址。
C5402可以利用两个辅助寄存器算术运算单元（ARAU0和ARAU1），在每个周期内产生两个数据存储器的地址。
PB能够将存放在程序空间（如系统表）中的操作数，传送到乘法器，以便执行乘法/累加操作，或通过数据传送指令（MVPD和READA指令）传送到数据空间的目的地，此种功能，连同双操作数的特性，支持在一个周期内执行3操作指令。
C5402还有一条双向总线，用于寻址在片外围电路。
这条总线通过CPU接口中的总线交换器连接到DB和EB。
利用这个总线读/写，需要2个或2个以上周期，具体时间取决于外围电路的结构。
2.4IEEE1149.1标准的逻辑扫描电路
片上的JTAG接口符合IEEE1149.1标准，这个接口用于硬件仿真和测试。
本文所应用的TI公司提供的开发套件中就包含了一个硬件仿真器，使用硬件仿真器可以缩短工程开发周期，提高工作效率。
2.5本章小结
本章讨论了TMS320C5402的硬件结构，对芯片的总线结构、中央处理器、存储器、指令系统进行了介绍。
由于TMS320C54x完善的体系结构，并配备了功能强大的指令系统，使得芯片处理速度快、适用性强。
第3章最小系统硬件设计
3.1最小系统模块硬件总体框图
最小系统模块是使得DSP芯片TMS320C5402能够工作的最精简模块，它主要包括电源电路、复位电路、时钟电路和JTAG仿真接口电路。
图3-1为最小系统框图：
图3-1最小系统框图
3.2电源电路
本系统中除了DSP以外其它器件工作电压为5V或3.3V，所以我们采用5V电源供电。
C5402所要的工作电压分别是1.8V内核电压（CVDD）和3.3VI/O电压（DVDD），并且DSP对这两种电源加电次序也有要求，理想情况下两个电源同时加电，但是一般场合很难做到，这时应先对CVDD加电，然后对DVDD上电。
讲究供电次序的原因在于：
如果只有CPU内核获得供电，周边I/O没有供电，对芯片是不会产生任何损害的，只是没有输入/输出能力而已；
如果反过来，周边I/O得到供电而CPU内核没有加电，那么芯片缓冲/驱动部分的三极管在一个未知状态下工作，这是非常危险的。
鉴于噪声的简单性，本文采用TI公司提供的DSP专用电源芯片TPS73HD318来构建电源电路，实现5V向3.3V和1.8V的电压转换，同时也避免了上电次序的问题。
图3-2为根据TPS73HD318芯片性能实现双电压输出的电源电路设计方案，具体分析如下：
图3-2电源电路
（1）TPS73HD318芯片可以提供最高750mA的电流，为了适应较大的电流输出场合，该芯片输入和输出的管脚都采用两个管脚，这样可以提高电流的通过率并有利于芯片散热。
（2）1.8V稳压器输入部分为1IN两个管脚，输入+5V的VCC，用luF的电容对输入电源滤波，使输入电压变得更稳定；
输出部分为lOUT两个管脚，FB／SENSE端子也必须接到1OUT管脚，用33μF的电容来实现滤波功能，以提供高稳定性的1.8V输出。
（3）3.3V稳压器输入部分为2IN两个管脚，输入+5V的VCC，用1μF的电容对输入电源滤波；
输出部分为两个2OUT管脚，将2SENSE直接接到2OUT上得到3.3V的输出，用33uF的电容来实现滤波功能，以提供高稳定性的3.3V输出。
（4）系统的电源输入为+5V，为一个两脚插针，为提高输入电源电压的稳定性，采用一个220uF的电容进行滤波。
同时设计电源指示灯LED，用来指示电源的通断。
3.3复位电路
C5402的复位输入引脚RS为处理器提供了一种硬件初始化的方法，它是一种不可屏蔽的外部中断，可在任何时候对C54x进行复位。
当系统上电后，RS引脚应至少保持5个时钟周期稳定的低电平，以确保数据、地址和控制线的正确配置。
复位后（RS回到高电平），CPU从程序存储器的FF80H单元取指，并开始执行程序。
C5402的复位分为软件复位和硬件复位，软件复位是通过执行指令实现芯片的复位，硬件复位是通过硬件电路实现芯片的复位，硬件复位有上电复位、手动复位和自动复位三种。
1．上电复位电路
上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时间。
由RC电路和施密特触发器组成，如图3-3-1所示：
图3-3-1上电复位电路
上电瞬间，由于电容C上的电压不能突变，使RS仍为低电平，芯片处于复位状态，同时通过电阻R对电容C进行充电，充电时间常数由R和C的乘积确定。
为了使芯片正常初始化，通常应保证RS低电平的时间至少持续3个外部时钟周期。
但在上电后，系统的晶体振荡器通常需100～200ms的稳定期，因此由RC决定的复位时间要大于晶体振荡器的稳定期。
为了防止复位不完全，RC参数可选择大一些。
复位时间可根据充电时间来计算，已知电容电压为
公式（3-1）
其中时间常数为
公式（3-2）
则复位时间
公式（3-3）
设Vc=1.5V为阈值电压，选择R=100kΩ，C=4.7μF，电源电压Vcc=5V，可得复位时间t=167ms。
随后的施密特触发器保证了低电平的持续时间至少为167ms，从而满足复位要求。
2．手动复位电路
手动复位电路是通过上电或按钮两种方式对芯片进行复位，如图3-3-2所示：
图3-3-2手动复位电路
电路参数与上电复位电路相同。
当按钮闭合时，电容C通过按钮和R1进行放电，使电容C上的电压降为0。
当按钮断开时，电容C的充电过程与上电复位相同，从而实现手动复位。
3．自动复位电路
由于实际的DSP系统需要较高频率的时钟信号，在运行过程中极容易发生干扰现象，严重时可能会造成系统死机，导致系统无法正常工作。
为了解决这种问题，除了在软件设计中加入一些保护措施外，硬件设计还必须做出相应的处理。
目前，最有效的硬件保护措施是采用具有监视功能的自动复位电路。
自动复位电路除了具有上电复位功能外，还能监视系统运行。
当系统发生故障或死机时可通过该电路对系统进行自动复位。
基本原理是通过电路提供的监视线来监视系统运行。
当系统正常运行时，在规定的时间内给监视线提供一个变化的高低电平信号，若在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常，并对系统进行复位。
自动复位电路的设计方案由555定时器和计数器组成，采用专用的自动复位集成电路。
如Maxim公司的MAX706、MAX706R芯片。
MAX706R是一种能与具有3.3V工作电压的DSP芯片相匹配的自动复位电路。
由MAX706R组成的自动复位电路如图3-3-3所示。
引脚6为系统提供的监视信号CLK，来自DSP芯片某个输出端，是一个通过程序产生的周期不小于10Hz的脉冲信号。
引脚7为低电平复位输出信号，是一个不小于1.6s的复位脉冲，用来对DSP芯片复位。
当DSP处于不正常工作时，由程序所产生的周期脉冲CLK将会消失，自动复位电路将无法接收到监视信号，MAX706R芯片将通过引脚7产生复位信号，使系统复位，程序重新开始运行，强迫系统恢复正常工作。
图3-3-3自动复位电路
本系统中，由于我们选择了DSP专用的电源管理芯片TPS73HD318，该芯片本身可以提供宽度为200ms的低电平复位脉冲，为了使系统电路简单，所以不再设计自动复位电路。
3.4时钟电路
时钟电路用来为C5402芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成。
C5402时钟信号的产生有使用外部时钟源和使用芯片内部的振荡器两种方法。
若使用外部时钟源，只要将外部时钟信号直接加到DSP芯片的X2／CLKIN引脚，而X1引脚悬空；
若使用芯片内部的振荡器，只要在芯片的X1和X2／CLKIN引脚之间接入一个晶体，用于启动内部振荡器。
本系统采用内部振荡器，在管脚X1和X2／CLKIN之间连接一个10MHz晶体来启动内部振荡器，如图3-4所示：
图3-4时钟电路
为了实现DSP系统实时处理信号的效果，希望系统频率越快越好。
C5402最高可达100MHz工作频率，如果仍采用传统的2分频或4分频的方式，势必要求外部频率很高，这里我们采用了更加灵活的可编程PLL（ProgrammablePhase—LockedLoop）方式，它可以配置为以下两种模式：
（1）PLL模式，输入时钟乘以一个1~31之间的常数。
（2）DI
升级会员 