数字电子电路考核说明Word格式文档下载.docx

数字电子电路考核说明Word格式文档下载.docx

《数字电子电路考核说明Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《数字电子电路考核说明Word格式文档下载.docx（19页珍藏版）》请在冰点文库上搜索。

计算电路的一些主要参数。

第二部分考核内容和要求

第一章逻辑代数基础

（一）考核内容

●数制与编码。

●逻辑代数的基本公式、常用公式和定理。

●逻辑函数及其表示方法：

真值表、逻辑式、逻辑图、卡诺图、波形图。

●逻辑函数的化简：

公式化简法、卡诺图化简法，具有无关项的逻辑函数化简。

●逻辑函数表达式的变换。

（二）考核要求

1．掌握的内容

●二进制数的计数规律，二进制、十六进制数与十进制数之间的相互转换方法。

●逻辑代数的三种基本运算、基本公式和常用公式。

●运用公式法和卡诺图法，化简逻辑函数。

●逻辑函数中的五种表示方法：

真值表、逻辑式、逻辑图、卡诺图和波形图，相互转换的方法。

●几种常用的复合函数：

与非、或非、与或非、异或、同或的定义及其表示方法。

2．理解的内容

●进制的概念。

●逻辑函数中约束的概念。

●约束条件的表示方法，具有约束的逻辑函数化简方法。

3．了解的内容

●几种常用的二进制代码及其特点。

●逻辑代数的基本运算规则：

代入规则、反演规则和对偶规则。

●运用EDA软件工具的器件调用，构造逻辑图，进行电路逻辑功能的分析。

●VHDL对基本逻辑运算的描述。

第二章逻辑门电路

（—）考核内容

●半导体三极管（包括双极型和MOS管）的开关特性。

●集成逻辑门的电压传输特性，输入和输出特性，常用集成逻辑门电路。

●常用集成逻辑门的逻辑功能及其使用。

●特殊逻辑门的符号、逻辑功能及其使用：

三态门、OC门和传输门。

●TTL和CMOS门电路抗干扰和驱动能力。

●TTL与非门的电路组成、工作原理。

●CMOS反相器的电路组成、工作原理。

●正逻辑和负逻辑的概念。

●调用74系列和4000系列门电路器件，构造逻辑图，进行电路逻辑功能的分析与测试。

第三章组合逻辑电路

●组合逻辑电路的特点。

●常用组合逻辑电路的功能及其应用。

●组合逻辑电路的分析方法与设计方法。

l．掌据的内容

●用MSI最小项译码器和数据选择器构成组合逻辑电路的一般分析和设计方法。

●用小规模集成门电路组成的组合逻辑电路的一般分析和设计方法。

●常用的中规模集成编码器、译码器、数据选择器和全加器的逻辑功能。

●七段译码器的逻辑功能和使用方法。

●运用EDA软件工具提供的74138、74153、7449等集成器件及仪器进行逻辑功能的分析和设计。

●VHDL对常用组合逻辑电路的描述。

第四章触发器

●触发器的电路结构和功能描述方法。

●触发器的逻辑功能分类。

1．掌握的内容

●用特性方程、特性表、时序图表示RS触发器、D触发器、JK触发器和T触发器的逻辑功能。

●常用集成触发器的逻辑符号、功能特点以及异步置数、清零端的功能。

●触发器的结构及工作原理。

●使用EDA软件工具提供的集成触发器。

●VHDL对触发器的描述。

第五章时序逻辑电路的分析与设计

（一）考核内容

●时序逻辑电路的特点及一般分析方法。

●同步时序电路的分析。

●同步时序电路的设计。

l．掌握的内容

●时序逻辑电路的特点。

●同步时序逻辑电路的分析方法。

●同步与异步时序电路的概念。

●同步时序逻辑电路的设计方法。

第六章常用时序逻辑电路

（一）考核内容

●寄存器的组成和工作原理。

●计数器的组成和工作原理。

●用中规模集成计数器构成任意进制计数器的分析、设计方法。

●用中规模集成计数器（清零法和置数法）构成任意进制计数器的分析和设计方法。

●寄存的概念，单向、双向和移位寄存器的功能。

●计数器的概念及其使用。

●电路现态与次态、有效状态与无效状态、有效循环与无效循环、自启动等概念。

●使用EDA软件工具提供的中规模集成计数器74160、74161、74290和寄存器74194。

●VHDL对计数器和寄存器的描述。

第七章半导体存储器

●ROM、EPROM的工作原理及应用。

●RAM的工作原理及应用。

l．理解的内容

●半导体存储器的性能描述，容量的表示方法。

2．了解的内容

●半导体存储器的种类和特点。

●ROM、RAM的结构组成、工作原理和主要应用。

●RAM位扩展和字扩展的方式。

●用存储器设计组合逻辑电路的原理和方法。

第八章可编程逻辑器件

●PLD的基本结构、分类及其特点。

●应用PLD的开发过程及其开发工具。

1．了解的内容

●典型CPLD和FPGA的结构组成及其特点。

●PLD的开发工具使用。

第九章脉冲电路

●555定时器的工作原理及应用。

●用555定时器构成的施密特触发器、单稳态触发器和多谐振荡器的分析方法。

1．理解的内容

●施密特触发器、单稳态触发器和多谐振荡器的工作特点和典型应用。

●用555定时器构成施密特触发器、单稳态触发器和多谐振荡器。

●555定时器构成的施密特触发器、单稳态触发器输入电压与输出电压之间的关系，单稳态触发器脉冲宽度和多谐振荡器振荡周期的估算方法。

●脉冲波形的性能参数。

●使用EDA软件工具提供的555定时器构造脉冲电路并进行测试。

第十章数-模和模-数转换电路

●D/A转换器的基本工作原理、输入和输出关系的计算。

●A/D转换器的基本工作原理、主要类型、结构特点、基本工作原理和性能比较。

●D/A、A/D转换器的转换精度和转换速度。

1．理解的内容

●D/A转换器的基本工作原理。

●A/D转换器的基本工作原理。

●D/A转换器的输入和输出关系的计算。

●A/D转换器的主要类型、结构特点、基本工作原理和性能比较。

●使用EDA软件工具提供的D/A、A/D转换器并进行测试。

第十一章数字系统分析与设计

●数字系统的基本概念。

●数字系统基本分析方法。

●数字系统基本设计方法。

●数字系统基本设计方法和VHDL的描述。

第三部分试题类型及参考答案

一、填空题

1．（A）16+（1C）16=（）10=（）2=（）8421BCD

2．函数

最小项之和的形式为。

3．有一两输入端的TTL与非门带同类门的个数为N，已知门电路的输入短路电流∣IIS∣＝1.5mA，输入漏电流IIH＝10μA，输出低电平额定电流IoL＝15mA，输出高电平额定电流∣IoH∣＝400μA，与非门带同类门的个数N＝________。

4．3-8线译码器有个输入端，个输出端。

5．JK触发器的特性方程Qn+1=。

6．8421BCD码十进制计数器，其有效状态有个，无效状态有个。

7．施密特触发器具有____________特性，即输出电压由高电平跳变为低电平时所对应的输入电压和由低电平跳变为高电平所对应的输入电压是____________的。

8．在多谐振荡器的工作过程中，电路稳定状态。

9．A/D转换器一般要经过、、和编码等过程，才能将模拟量转换为数字量。

10．PAL由可编程的与阵列、的或阵列和灵活多变的输出结构组成。

二、选择题

1．在逻辑函数的卡诺图化简中，若每个圈中被合并的最小项个数越多，则说明化简后________。

A．乘积项个数越少；

B．实现该功能的门电路少；

C．该乘积项含因子少

2．与TTL相比，CMOS电路最突出的优势在于。

A.可靠性高B.抗干扰能力强C.速度快D.功耗低

3．为了把串行输入数据转换为并行输出数据，可以使用。

A.计数器B.寄存器C.移位寄存器D.存储器

4．单稳态触发器输出脉冲的宽度取决于。

A.触发脉冲的宽度B.触发脉冲的幅度

C.电路自身的电阻、电容参数D.电源电压的数值

5．各种类型的A/D转换电路中，转换速度最快的是。

A.并联比较型B.逐次渐近型C.双积分型D.计数型

6．D触发器实现计数功能的正确接法是。

A.

B.

C.D=0D.D=1

7．由555定时器构成的单稳态触发器的暂稳态持续时间tw可表示为__________。

A．1.1RC；

B．0.7RC；

C．0.7（R1+R2）RC

8．一个容量为1024⨯4位的存储器，表示该存储器的地址数为____________。

A．1024；

B．4；

C．4096；

D．8

三、分析设计计算题

3-1．将下列逻辑函数化简为最简与或表达式。

F2（A，B，C，D）=∑m（3，5，7，8，12）+∑d（0，1，10，11，14，15）

3-2．分析图3.2所示电路的逻辑功能。

（1）列写输出函数的表达式并化简。

（2）列出真值表，说明逻辑功能。

（3）根据给定的A、B波形对应画出输出Y的波形。

（a）（b）

图3.2

3-3．试分别用4选1和8选1数据选择器设计实现逻辑函数F（A，B，C）=∑m（1，2，3，4）功能的电路。

3-4．分析图3.4所示电路的逻辑功能。

图3.4

3-5．用3-8线译码器和与非门实现下列多输出函数

F1=AB+⎺A⎺B⎺C

F2=A+B+⎺C

F3=⎺AB+A⎺B

3-6.时序电路如图3.6所示，写出电路的驱动方程、状态方程和状态转换表，并根据给定的CP波形，画出Q1、Q2和Q3的波形，设各触发器的初始状态均为0。

图3.6

3-7.十进制计数器74160构成的计数器电路如图3.7所示，74160的逻辑功能如表3.7所示。

（1）画出状态转换图，分析该电路为几进制计数器。

（2）若永置数法连接，且保持计数器的计数容量不变，试画出电路图。

表3.7

CP

S1S2

工作状态

×

0×

×

清零

↑

10

预置数

11

01

保持（包含C）

0

保持（C=0）

计数

图3.7

3-8．试用二进制计数器74LS161构成八进制计数器（置数法）和十进制计数器（清零法）。

六进制和十进制的状态转换图见图3．8所示。

74LS161的功能参见表3．7。

图3．8

参考答案

1.（38）10=（100110）2=（00111000）8421BCD

2.

3．10

4.3，8

5.

6.10，6

7．滞回，不同

8.不存在

9.取样，保持，量化

10．固定

1.C；

2.D；

3.C；

4.C；

5.A；

6.B；

7.A；

8.A

三、分析设计计算题

F2（A，B，C，D）=∑m（3，5，7，8，12）+∑d（0，1，10，11，14，15）=⎺AD+A⎺D

3-2．分析如图所示电路的逻辑功能。

（2）列出真值表，分析逻辑功能。

该电路是一个两输入端的异或门。

AB

Y

00

1

（3）波形见答图3．2所示。

答图3．2

3-3．要求实现的函数为：

（１）4选1数据选择器逻辑表达式为：

将F函数变换为下述形式：

比较上述两式，令：

A1=A，A0=B，D0=C，D1=1，

，D3=0。

电路如答图3.3（a）所示。

（２）8选1数据选择器逻辑表达式为：

与F函数表达式进行比较：

令：

，电路如答图3.3（b）所示。

答图3.3

3-4．

全加器。

3-5．

F1=⎺m0⎺m6⎺m7

F2=⎺m1

F3=⎺m2⎺m3⎺m4⎺m5

答图3．5

3-6．

（1）驱动方程为：

（2）状态方程为：

（3）计算得到电路的状态转换表为：

000

100

010

001

101

011

111

110

（4）在CP信号的作用下，画出Q1、Q2和Q3的波形如答图3.6。

答图3.6

3-7.

（1）状态转换图如答图3.7（a）所示，电路用置零端控制，

，为六进制计数器。

（2）改变电路的连接，采用置数端控制，

，且计数器的计数容量不变，电路如答图3.7（b）。

答图3.7

3-8．见答图3．8所示。

答图3．8