远程等离子体辅助原子层分沉积技术制备hfo2薄膜及hfo2ge界面性质研究.docx
《远程等离子体辅助原子层分沉积技术制备hfo2薄膜及hfo2ge界面性质研究.docx》由会员分享，可在线阅读，更多相关《远程等离子体辅助原子层分沉积技术制备hfo2薄膜及hfo2ge界面性质研究.docx（67页珍藏版）》请在冰点文库上搜索。
Abstract
Asthescalingofsiliconintegreatedcircuitsalmostapproachesitsphysicallimitation，germaniumbecomesoneofthecandidatestoreplacesiliconaschannelmaterialwithHf02dielectricforfuturedevelopmentofCMOStechnology．However,thecriticalissuesformetal／Hf02／GeMOSdevices，suchashighleakagecurrentdensityandpoorgatestackHf02／Geinterface，severelydeterioratetheperformance
ofGeMOSdevices．Correspondingly,depositionofhighqualityHf02thinfilmand
reductionofHf02／Geinterfacedensityarerequkedtoimprovetheperformanceofmetal／Hf02／GeMOSdevices．
Inthisthesis，Hf02thinfilmisgrownbyRemoteplasmaAtomicLayer
deposition（RP—ALD），andthedepositiontemperatureofHf02thinfilmisoptimized．Furthermore，theinfluenceofRapidThermalAnnealing（RTA）treatmentforHf02
thinfilmisinvestigated．Ontheotherhand，N2plasmapretreatmentisusedtoreduceHf02／Geinterfacedensity,andquitesmallCapacitanceEquivalentOxidethickness（CET）isobtained．Themainworksaresummarizedasfollows：
1．DepositiontemperatureofRP—ALDforHf02isoptimized．TheHf02thin
filmdepositat2500Cshowssmoothsurface，highdielectricconstantandsmall
leakagecurrent．Thegrowthratepercycleis0．0894nrn／cycle，andthesurfaceRMSislessthanO．4nm．ThecompositionoftheHf02thinfilmisuniformindifferentdepth，
andtheO／I-Ifratioiscloseto2．104determinedbyXPS．AtraceNelementcallbedetectedintheformofHf-O—Nbond．
2．Theinfluenceofrapidthermalannealing（RTA）onthepropertiesofH幻2
thinfilmisinvestigated．ItissuggestedthattheoxidechargetrapsinHf02layerare
significantlyreducedbytheRTAtreatment，whichgreatlydecreasestheprobabilityofsoftbreakdownofHf02thinfilm．HigherdielectricconstantandlowerinterfacestatesareobtainedintheAl／Hf02／SicapacitorsafterRTAat4000Cor4500C．Furtherincreasingannealingtemperatureto500。
C，theelectricalperformanceofthecapacitorisdeterioratedduetothecrystallizationofHf02athi【ghertemperature．
II
万方数据
3． N2plasmapretreatmentisinvestigatedtoreduceHf02／Geinterfacedensity．
ItisfoundthatN2plasmapretreatmentonGecalleliminateGeOxlayeronthesurfaceofGe，thereforereducingtheHf02／Geinterfacedensityeffectively．Theinterface
statedensity（Dit）ofHf02／n—Gecanbereducedto5．5x1011eV’1cm～，andtheDitof
HID2／p—Gecallbereducedto1．7x1012eV。
1cm五．Simutanously，theCEToftheGe
MoSstructuresisalsoredl】ced
Keywords：
RemoteplasmaAtomicLayerdeposition，HIDR／Geinterface，N2plasmapretreatment
III
目录
第一章绪论 1
1．1研究背景与意义 ．．1
1．2高k栅介质的发展现状 ．4
1．3Hf02／Ge界面处理的研究进展 。
6
1．4本论文的主要工作与结构安排 11
参考文献：
j 。
12
第二章原子层沉积与薄膜表征测试技术 ．17
2．1原子层沉积技术原理及特性 ．17
2．1．1原子层沉积原理 ．17
2．1．2ALD的自限制特性 18
2．2PicosunR200型号ALD系统简介 。
19
2．3薄膜的表征及测试技术 22
2．3．1X射线反射（XRR） 一22
2．3．2原子力显微镜（AFM） ．23
2．3．3x射线光电子能谱（xPs） 24
2．3．4MOS器件电学特性测试 25
2．4本章小结 27
参考文献 ．28
第三章远程等离子辅助原子层沉积方法生长Hf02薄膜研究 ．．29
3．1RP-ALD沉积Hf02薄膜的生长温度优化及性质研究 ．29
3．1．1实验设计及工艺流程 ．29
3．1．2衬底温度对Hf02薄膜性质的影响 ．．30
3．1．3XPS分析Hf02薄膜组分 一33
3．1．4Hf02薄膜组分的均匀性及Ar离子剥离效应 36
3．2快速热退火对Hf02薄膜的影响 。
37
3．3本章小结 42
参考文献 43
第四章N2等离子体预处理改善HfO：
／Ge界面性质的研究 ．45
4．1N2等离子体预处理Ge表面及其Hf02／n．Ge界面性质分析 45
4．1．1实验设计及工艺流程 ．45
4．1．2N2等离子预处理Hf02／n．Ge界面的XPS分析 46
4．1．3 Nz等离子预处理对Hf02／n．Ge结构MOS电容电学性能的影响．47
4．2Hf02／p-Ge和Hf02／n-Ge样品的界面性质对比 49
4．3Pt／Hf02（5nm）／n．Ge结构MOS电容的研究 52
4．4本章小结 55
参考文献 ．56
IV
第五章总结与展望 57
附录：
硕士期间科研成果 59
致谢 。
61
Contents
Chapter1Introduction ．． ． ． ·1
1．1Backgroundandmotivation ·1
1．2ReasearchprogressofHigh-kdielectric ． ．．4
1．3ReasearchprogressofHf02／Geinterfacepassivation ··6
1．4Mainworksofthisthesis ．．11
References ． ．12
Chapter2ALDandthinfilmcharacterisitionmethods 17
2．1MechanismofAtomicLayerDepositiontechnologyandcharacterizationofthinfnms ． ．17
2．1．1MechanismofAtomicLayerDepsitiontechnology ．17
2．1．2Self-limitingcharacterofAtomicLayerDepositiontechnology 18
2．2IntroductionofPicosunR200姆peALDsystem 19
2．3Characterizationtechniquesofthinfnms ．22
2．3．1Xrayreflection（XRR） 22
2．3．2Atomicforcemicroscorpe（AFM） ．23
2．3．3Xrayphotoelectronspectroscopy（XPS） 24
2．3．4ElectricalcharacteristicsmeasurementsofMOSdevices ．25
2．4Summary ．27
References ．．28
Chapter3InvestigationofHf02thinmmgrowthbyRemoteplasmaAtomicLayerDepostiontechnology ．．29
3．1DeposittempertureoptimizationandpropertiesofHf02thinfilm 。
29
3．1．1DesignschemeandMOSdevicesfabricationprocess 29
3．1．2OotimizationofdepostiontempeartureforHf02minfilm ．30
3．1．3CompositionanalysisofH幻2byXPS 33
3．1．4UniformityanalysisofHf02thinfilmandArionsputteringeffect．36
3．2InvestigationofIⅡ．AtreatmentforH102thinfIlm 。
37
3．4Summary ．42
References ．．43
Chapter4ImprovementofHf02／GeinterfacebyinsituN2plasmapretreatmentforGeMOSdevices 45
4．1EffectofN2plasmapretreatmentforHfOa／n-Geinterface 45
4．1．1DesignschemeandMOSdevicesfabricationprocess 45
4．1．2XPSanalysisofHf02／n·GeinterfacewithN2plasmapretreatment．46
VI
4．1．3 Electrical characteristicsofHf02／n—Ge MOSwithN2 plasma
pretreatment． ．． ．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． 47
4．2ComparsionofHf02／p-（；eandHfOdn-Gesturctures 49
4．3InvestigationofPt／[-l_fOffSnm）／n—GeMOScapacitor ·52
4．4Summary ·55
RefbrenCes．．． ． ． ．． 。
．．56
Chapter5summaryandprospects 57
AppendixPubficationsandawards 59
Acknowledgments 。
。
。
。
．．． ． 61
VlI
第一章绪论
第一章绪论
1．1研究背景与意义
1947年世界上第一晶体管在美国贝尔实验室诞生，半导体微电子技术开始进入并影响人类生活。
1958年TI公司研制出世界第一块集成电路，随后以集成
电路（integratedcircuit，IC）技术为代表的微电子产业开始快速发展并引领了当代信息技术产业的革命，推动人类社会进入了信息时代。
在经过半个世纪的快速发展，集成电路技术对电子、电信和计算机等信息技术领域产生了深刻的影响，并
推动了国民经济各个领域的快速发展。
1965年Intel创始人之一的GordonMoore提出了著名的摩尔定律，他预言单个芯片上所集成的晶体管数量每隔18个月就会翻一翻[1】。
作为微电子产业的核心技术，CMOS（Complementary．Metal．Oxide—Semiconductor）集成电路技术一直遵循摩尔定律快速发展着，先后经历了小规模集成电路（SSIC）、中规模集成电路
（MSIC）、大规模集成电路（LSIC）、超大规模集成电路（VLSIC）、特大规模集成电路（ULSIC）等几个阶段。
其中不断提高器件的集成度是CMOS集成电路技术得以快速发展的关键，而提高集成度的方法就是不断缩／J,（scale．down）单个晶体管的特征尺寸[2】[31。
目前为止，晶体管的特征尺寸己缩小到14nm，而更小特征尺寸的
CMOS工艺也在不断研发中，如表1．1所示。
表1．1国际半导体技术蓝图（InternationalTechnologyRoadmapfor
Semiconductors，IT．S）2013对未来CMOS器件栅长等比例缩小的预测【4I
1960年贝尔实验室的Kahng成功研制出了世界上第一只金属一氧化物．半导体场效应晶体管（MOSFET）t51，1965年仙童公司的Deal和Grove提出了采用常规热氧化法获得高可靠性Si02的技术，这为MOSFET技术走向实用奠定了基础[6]。
t程等离于体辅助Ⅲ于层沉积技术制备H102薄麒厦Ht02／Ge#面性质Ⅲ究
在过去CMOS集成电路飞速发展的五十年中，Si02栅氧化层厚度可以很好的配合器件尺寸的等比例缩小，实现了器件集成度的不断提高。
然而，SiO：
栅氧化层的厚度终归不能无限缩小，CMOS工艺在90rim节点时Si02栅介质厚度f1 2nm）已接近其物理极限。
根据DAMull一7啪HuiWong嘲等人的实验和理论研究结果，
SiOz层需至少包含两层相邻的O原子才能维持其本征绝缘特性，即SiOz栅的极限厚度为07nm。
因此，为了继续提高芯片中器件的集成度，同时又要减小功耗，寻找新的栅介质材料已成为必然的选择。
如图l1所示，MOS结构与平板电容器相似唧。
根据平板电容的计算公式：
c。
。
=生娑（1-1）
其中，A代表电容面积，e0代表真空介电常数（885×10。
4F／cm），d代表氧化层物理厚度，k表示有效介电常数。
由公式（1一1）可以发现，保持电容密度不变，要提高栅氧化层的物理厚度，就必需选取介电常数较大的栅介质材料来代替传统的
Si02。
栅压、
氧化层物理厚度
晰
图1．1 MOS平行板电容器示意图
为了方便与si标准工艺进行比较，人们通常使用等效氧化层厚度（Equivalent
OxideThickness．EOTl来表示高k介质的厚度，其公式表示如下：
EOT：
—e'sio—，’d（t-2）
k
其中，6s。
02为Si02的相对介电常数（39），d为高k介质的物理厚度，k为高k介
第一章绪论
质的介电常数。
即k值越大，其EOT越小。
这样就可以在保证介质层物理厚度
大于极限厚度的前提下，实现器件尺寸进一步地等比例缩小。
除了栅氧化层的问题外，短沟道效应也随着器件尺寸的等比例缩小而变得越
来越明显[10]。
所谓的短沟道效应就是，沟道长度变小时，沟道区的电场分布由长
沟道时的横向一维分布（受栅电压和衬底背电压控制）变为短沟道时的二维分布
（横向由栅极电压和衬底背电压控制，纵向由漏极偏压的控制）。
这种情况下，
器件的缓变沟道近似（即横向电场远远大于纵向电场）不再成立，则器件的电学特性会发生较大偏离。
为了避免短沟道效应，源极漏极采用浅结，并且选用载流子迁移率更大的沟道材料代替Si己成为必然的选择。
图1．2和1．3给出了不同沟道材料的迁移率等参数。
可以发现，Ge材料具有最高的空穴迁移率（si的四倍），而ⅡI—v族材料则普遍具有更高的电子迁移率。
基于这一基础数据，Ge和ⅡI—V完全有可能取代Si成为沟道材料，而这一发展
趋势目前已经列入国际半导体技术发展蓝图（IntemationalTechnologyRoadmapforSemiconductor,ITRS）qbt41。
在Si沟道CMOS电路中，空穴迁移率比电子迁移率小很多，这使得P沟MOSFET的开关速度成为是限制集成电路规模的一个重要因素。
（T．s_与t3）童=qoE兰j∞
5
Bandgaptoy）
图1．2可选的沟道材料载流子迁移率mI空心符号表示空穴迁，实心符号表示电子
万方数据
t程等离子体辅助Ⅲ子层沉积技术制备Hf02薄膜＆HR92／Ge#面性质研究
}Ft【_ⅢnHJb’【cY【cm3V” 1{q i‘Hx】 “KH】 ‘{8
8q】
Bd“d”p【eo）日rPdL‘】t1ch】 ii 06， 0，m o7w1，7 114 ㈣14{ 0）s‘ 017
。
1nob 删 l‘n 40㈣ ，
PI 口‘01 005 1￡05 0¨
Ⅲt（ecoo,mc～ 5^3 5 6m ，，” 587 so’ 6％ 川
Pivn¨ ‘日0 ，吣
Ther”Ⅲc{）n‘¨Ivlv【w“r11¨ 1{ n’R O3z 045 06B n55 nz7 018
图1．3常见半导体材料的迁移率及其它参数对比I”I
此外，Ge材料具有较小的禁带宽度f0 67eⅥ，这有利于降低MOS器件的工
作电压并减小功耗。
又考虑到Ge与si工艺能够实现很好地兼容，这些优势使得
Ge沟道MOSFET器件的研究具有非常重要的研究意义，目前GeMOSFET的研
究已成为微电子领域的研究前沿之一。
1．2高K栅介质的发展现状
高K介质的选择
在不断提高CMOS集成电路中器件集成度的过程中，既需要对器件进行等比例缩小，又要减小器件的功耗。
为了解决这一矛盾，采用高K介质代替Si02
作为栅介质材料成为了必然的趋势㈣㈣。
所谓高K介质，是介电常数大于s102
（391的介质材料的统称。
在高K介质的选择工作中，除了介电常数值外，还需
要考虑禁带宽度、与衬底的带边匹配、热稳定性及化学稳定性等多重因素的影响。
（1）具有高的介电常数（K值），意味着可以获得较小的EOT。
因而在同等条件下优先选择K值较大的材料。
（2）较大的禁带宽度（Ez>5ev）和价带导带带边差值（vBO>IeV且CBO>lev）。
介质材料的能带结构、介质层的厚度和介质层的缺陷等几种因素都会影响栅极漏电流的大小。
载流子的遂穿几率（n如下面公式所示，
T=exp（ （1-3）
其中，毋e为势垒高度，即导带和价带的能带补偿。
d表示栅氧化层的物理厚度。
由公式可知当CBO和VBO较小时，载流子遂穿通过介质层的几率会大大增加。
栅极漏电流会明显变大，功耗也会明显变多。
（3）较好的热稳定性和化学稳定性。
高K介质以金属氧化物为主，对于热稳
定性和化学稳定性不够好的金属氧化物，金属氧化物中的氧会与si衬底
万方数据
第一章绪论
反应形成SiO；氧化层，而这一氧化层的存在会使得EOT的缩小变得困难。
这就需要高K介质具有很好的热稳定性和化学稳定性，以避免界面氧化层的形成。
表1．2列举了几种比较适合作为Si02替代物的高K介质的相关参数[”]。
其中Si3N4和A1203的介电常数只有Si02的2～3倍，只能满足等比例缩小一至两代的需求。
Ti02的介电常数最大可达80，但是Ti02的CBO（ConductionBandOffset）相对较小，并且容易形成氧空位，这使得Ti02作为栅介质会存在较大的栅极漏电流。
此外TiO：
的热力学稳定性较差，较易与Si衬底发生反应，导致界面质量很差。
La203、Zr02和HiD2的介电常数是Si02的5至6倍，可以适用于几代的需求，只是前两者的化学稳定性较差，La203具有吸水性，而Zr02易与Si衬底生成ZrSi2。
综合考虑，HID2是最有希望代替Si02的高K介质材料。
表1．2几种高K介质材料的相关参数∞1
在近些年的Hf02高K介质薄膜生长研究中，研究人员分别采用电子束蒸发fE—beam）[161、磁控溅射‘171、MBE[181、CVDtl91、ALD[201等生长方式制备得到了HID：
薄膜。
其中电子束蒸发法采用高密度电子束轰击靶材，使靶材表面达到较
高温度（30000C以上）后蒸发沉积得到薄膜，这种生长方法获得的HID2薄膜较为
疏松，且基本呈多晶相。
磁控溅射法很难精确控制5rim以下Hf02薄膜的厚度及均匀性。
分子束外延法（MBE）需要在超高真空条件下进行，这种生
升级会员 