峰值检测系统的设计.docx
《峰值检测系统的设计.docx》由会员分享，可在线阅读，更多相关《峰值检测系统的设计.docx（12页珍藏版）》请在冰点文库上搜索。
峰值检测系统的设计
摘要:
在科研、生产各个领域都会用到峰值检测设备，本设计的任务是设计一个峰值检测系统，由传感器、放大器、采样/保持、采样/保持控制电路、A/D（模数转换）、译码显示、数字锁存控制电路组成。
关键词:
峰值检测;放大器;采样/保持;数字锁存；A/D;译码显示
一、概述
在科学实验、工业检测等领域经常遇到需对信号的峰值进行检测的情况，例如:
金属材料承受的最大压力和拉力;振动物体振动时受到的最大策动力等，本文通过理论分析，设计一个峰值检测系统，其关键任务是检测峰值并保持稳定，并对系统电路进行了研究。
二、工作原理说明
据分析，可确定需设计系统的电路原理框图如图1所示:
图1峰值检测系统原理框图
传感器：
把被测信号量转换成电压量。
放大器：
将传感器输出的小信号放大，放大器的输出结果满足模数转换器的转换范围。
采样/保持：
对放大后的被测模拟量进行采样，并保持峰值。
采样/保持控制电路：
该电路通过控制信号实现对峰值采样，小于原峰值时，保持原峰值，大于原峰值时保持新的峰值。
A/D转换：
将模拟量转换成数字量。
译码显示：
完成峰值数字量的译码显示。
数字锁存控制电路：
对模数转换的峰值数字量进行锁存，小于峰值的数字量不锁存。
三、电路设计
1、传感器：
把被测信号量转换成电压量（本文不做设计）。
2、放大器：
将传感器输出的小信号放大，放大器的输出结果满足模数转换器的转换范围。
由于输入信号为0~5mv，1mv等于400kg，因而选用电压增益Au=400的放大器电路。
如图2所示，采用差动放大电路（此种电路精度高），因为放大器A1和A2的失调电压量值和方向相同，可以互相抵消。
Vo1
图2差动放大电路
根据公式
分配第一级放大器放大倍数为
=8，分配第二级放大倍数为
，则选取电阻值分别为R1=1.6K，R2=5.6K，R3=2K，R4=100K，R1—R4均选1/8W金属模电阻。
放大器A1—A3可选用具有很高的输入共模电压和输入差模电压范围，具有失调电压调整能力和短路保护等特点的uA741型运算放大器。
3、采样/保持：
对放大后的被测模拟量进行采样，并保持峰值。
其核心器件选用LF398采样保持集成电路蕊片，具体电路如图3所示。
LF398的8脚是采样/保持控制脚，当该脚输入高电平时LF398进行采样，输入低电平时保持。
采样时输入信号使采样保持电容Ch迅速充电到Vi。
其中Ch可选用电阻大、漏电小的聚苯乙烯电容，取Ch=0.1uF。
4、采样/保持控制电路：
该电路通过控制信号实现对峰值采样，小于原峰值时，保持原峰值，大于原峰值时保持新的峰值。
具体电路可选用比较电路，如图4所示。
比较电路将LF398的输入端电压与输出端电压相比较，产生一个控制信号Vk，用Vk控制LF398的逻辑控制脚，此外Vk还用来控制数字锁存控制电路。
当Vi〉VO2时，比较器输出Vk为高电平，使LF398采样。
当Vi〈VO2时，比较器输出Vk为低电平，使LF398保持。
图4中比较器A4选用运算放大器uA741，二极管选用普通硅二极管2CK11。
图3采样/保持电路图4采样/保持控制电路
5、数字显示表头电路：
由A/D转换（将模拟量转换成数字量）和译码显示（完成峰值数字量的译码显示）组成，如图5所示。
图5数字显示表头电路
该电路可采用
位数字电压表，选择期间如下：
位A/D转换器MC14433、七路达林顿驱动器MC1413、BCD到七段锁存—译码—驱动器CD4511、能隙基准电源MC1403和四个共阴极LED发光数码管。
注意数字表头电路中MC14433的EOC和DU端不是直接相连，而是通过数字锁存控制电路连接。
该表的最大显示数为1999，以1.999V代表1.999Kg。
6、数字锁存控制电路：
对模数转换的峰值数字量进行锁存，小于峰值的数字量不锁存。
数字锁存控制电路是保证A/D换的峰值数字被锁存在
位A/D的输出锁存器里，且当被测信号不在量程内时，超量程或欠量程信号将控制小于峰值的数字量不能锁存。
为完成峰值锁存必须掌握A/D转换器的两个管脚的功能，其中一个管脚是数字显示更新输入 控制端DU，另一个管脚是转换周期结束标志输出端EOC。
DU的功能是：
当DU为高电平时（即为1时），A/D转换结果被送入输出锁存器里；当DU为低电平时（即为0时），A/D转换器仍输出锁存器中原来的结果。
EOC的功能是：
每一个A/D转换周期结束时，EOC端输出一个正脉冲。
通常电路利用EOC端的输出控制DU，则每次A/D转换结果都会被输出，而峰值检测电路只允许峰值结果输出，小于峰值则不输出。
所以电路必须设置在峰值时，EOC的输出才能控制DU。
考虑
位A/D转换器转换周期为1/3s,当峰值信号来到时，应允许EOC的输出在1/3s内控制DU端。
由于采样/保持电路能在A/D转换周期内保持峰值的模拟量，所以在A/D转换周期间峰值数据不会受影响。
经过前面分析，确定数字锁存控制电路如图6所示。
电路由单稳态延时电路、或门GA和与门GB组成。
图6中输入信号Vk来自比较器的输出，Vk＝1表示峰值采样，Vk＝0时表示峰值保持，电路工作情况如下：
Ⅰ：
当Vk＝1时，或门GA输出1,允许Veoc通过与门GB,若Veoc是高电平，则Vdu也是高电平。
Vdu可以控制DU端，峰值数据被锁存在A/D转换器的输出锁存器中。
Ⅱ：
当Vk由高电平变成低电平时，单稳态触发器的2端时下降沿触发的脉冲展宽延时输入端，在输入脉冲作用下，Vo在1/3s内仍保持高电平。
在1/3s内Vo使或门GA输出1,此间EOC的输出电平Veoc能通过与门GB，Veoc是高电平时，Vdu也是高电平，Vdu又可以控制DU端，使输出锁存器锁存峰值数据。
Ⅲ：
当Vk＝0时，Vo＝0V时，或门GA输出为0，封锁与门GB，Veoc不能通过与门GB，与门GB的输出Vdu为低电平，Vdu封锁A/D转换器的输出锁存器，输出锁存器仍输出原来的峰值数据。
图6数字锁存控制电路
因输出脉冲的延时时间Tx=1/3s,根据公式
取Ce=1uF,j将Tx=1/3s带入上述公式，得Rt=476K。
取标称值Rt＝510K。
另单稳态触发器选555定时器，或门选74LS32,与门选74LS08。
、
总体电路图见附录Ⅰ。
四、性能的测试
1、放大倍数的测量
通过multisim软件仿真，如图7所示：
图７放大倍数测量
根据图所示可以得出Vi=1mv,Vo1=282.746*
（因为电压表显示的是有效值，所以其示数需要乘
）。
则
=399.80。
2、采样的测量
如图8、9、10所示。
图８采样保持测量（输入为１ｍｖ）
图９采样保持测量（输入为5ｍｖ）
图10采样保持测量（输入为2ｍｖ）
通过以上3幅图比较我们可以看到，
输入量Vi=1mv时，采样后峰值保持了；
输入量为Vi=5mv时，采样后峰值保持为5mv的放大峰值；
再改变输入量Vi=2mv时，通过比较以及数字锁存器峰值仍为输入最大量Vi=5mv时的放大峰值。
五、结论、性价比
结论：
通过性能测试，电路放大电路的放大倍数Au=399.80，与按照技术指标的要求放大倍数Au=400相比，相差0.20，符合技术指标要求。
采样保持能保持输入量的放大值最大值，采样保持功能实现。
性价比：
该设计电路选择放大器功能全面，造价低廉，易操作；其他器件也是常见元器件，总体比较符合实际应用。
六、课设体会及合理化建议
1、体会
这次课程设计给我们提供了一个温故和应用自己大学三年所学知识的机会，从到图书馆查找资料到对电路的设计与仿真验证，初步检验了大学的学习知识。
通过本次课程设计也让自己获益匪浅，为毕业设计打下了良好的铺垫，而我也体会到设计思路是最重要的，只要你的设计思路是成功的，那你的设计已经成功了一半。
因此我们应该在设计前做好充分的准备，像查找详细的资料，为我们设计的成功打下坚实的基础。
通过本次课程设计认识到电子技术的应用的重要性，刚开始看到这个设计题目时候，感觉很盲目，感觉从电子技术书上学到的知识根本不能完成这个课设，但是我没有放弃，因为我明白这是对理论的应用，这是提高理论联系实际的能力，通过查阅资料，在书上找相关内容和我学的知识相结合，实在不明白的就找老师答疑，通过我的努力我明白了电路设计整体思路，以及电路的工作原理，就这样我完成了这个课设，虽然感觉很累很辛苦，但是我感觉很充实，我学到了很多知识，而且这些知识我在课堂上是学不到的，提高了我的理论知识，通过课设我明白了这些电路的工作原理，收获很多。
2、建议
希望这样的课程设计能让我们自己选择题目，按照自己的兴趣特长来选择，也可以想选择课程一样，各个类别也应都选择到，比如家庭应用方向的，日常生活方向的等等。
参考文献
[1]王秀杰等.模拟集成电路应用.[M]西安：
西北工业大学出版社，2003
[2]李中年.控制电器及应用.[M]北京：
清华大学出版社出版，2006
[3]路勇.电子电路实验及仿真.[M]北京：
清华大学出版社出版，2004
[4]华成英，童诗白.模拟电子技术基础.第4版，[M]北京：
高等教育出版社，2006
[5]阎石.数字电子技术基础.第4版，[M]北京：
高等教育出版社，1998
[6]李秀人.电子技术实训指导.[M]北京：
国防工业出版社，1998
附件ⅠＰＲＯＴＥＬ原理图
附件ⅡＰＣＢ板
附件Ⅲ元器件清单
序号
编号
名称
型号
数量
1
电阻
电阻
电阻
电阻
2
4
5
6
7
8
9
升级会员 