pcb板元件布局基本规则要点.docx
《pcb板元件布局基本规则要点.docx》由会员分享，可在线阅读，更多相关《pcb板元件布局基本规则要点.docx（28页珍藏版）》请在冰点文库上搜索。
pcb板元件布局基本规则要点
元件布局基本规则
1.按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数位电路和类比电路分开
2.定位孔、标准孔等非安装孔周围1.27mm内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件。
3.卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路。
4.元器件的外侧距板边的距离为5mm。
5.贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm。
6.金属壳体元器件和金属件（屏蔽盒等）不能与其他元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。
定位孔、紧固件安装孔、椭圆孔及板中其他方孔外侧距板边的尺寸大于3mm。
7.发热元件不能紧邻导线和热敏元件；高热器件要均衡分布
8.电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。
特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。
电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔。
9.其他元器件的布置
所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向
出现两个方向时，两个方向互相垂直。
10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil（或0.2mm）。
11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。
重要信号线不准从插座脚间穿过。
12、贴片单边对齐，字符方向一致，封装方向一致。
13、有极性的器件在以同一板上的极性标示方向尽量保持一致
元件布线规则
1、 画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线
2、 电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil
3、 正常过孔不低于30mil
4、 双列直插：
焊盘60mil，孔径40mil
1/4W电阻：
51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil
无极电容：
51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil
5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线
这是个牵涉面大的问题。
抛开其他因素，仅就PCB设计环节来说，我有以下几点体会，供参考：
1.要有合理的走向：
如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等...，它们的走向应该是呈线形的（或分离），不得相互交融。
其目的是防止相互干扰。
最好的走向是按直线，但一般不易实现，最不利的走向是环形，所幸的是可以设隔离带来改善。
对于是直流，小信号，低电压PCB设计的要求可以低些。
所以"合理"是相对的。
2.选择好接地点：
小小的接地点不知有多少工程技术人员对它做过多少论述，足见其重要性。
一般情况下要求共点地，如：
前向放大器的多条地线应汇合后再与干线地相连等...。
现实中，因受各种限制很难完全办到，但应尽力遵循。
这个问题在实际中是相当灵活的。
每个人都有自己的一套解决方案。
如能针对具体的电路板来解释就容易理解。
3.合理布置电源滤波/退耦电容：
一般在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。
其实这些电容是为开关器件（门电路）或其他需要滤波/退耦的件而设置的，布置这些电容就应尽量靠近这些元部件，离得太远就没有作用了。
有趣的，当电源滤波/退耦电容布置的合理时，接地点的问题就显得不那么明显。
4.线条有讲究：
有条件做宽的线决不做细；高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。
地线应尽量宽，最好使用大面积敷铜，这对接地点问题有相当的改善。
5.有些问题虽然发生在后期制作中，但却是PCB设计中带来的，它们是：
过线孔太多，沉铜工艺稍有不慎就会埋下隐患。
所以，设计中应尽量减少过线孔。
同向并行的线条密度太大，焊接时很容易连成一片。
所以，线密度应视焊接工艺的水平来确定。
焊点的距离太小，不利于人工焊接，只能以降低工效来解决焊接质量。
否则将留下隐患。
所以，焊点的最小距离的确定应综合考虑焊接人员的素质和工效。
焊盘或过线孔尺寸太小，或焊盘尺寸与钻孔尺寸配合不当。
前者对人工钻孔不利，后对数控钻孔不利。
容易将焊盘钻成"c"形，重则钻掉焊盘。
导线太细，而大面积的未布线区又没有设置敷铜，容易造成腐蚀不均匀。
即当未布线区腐蚀完后，细导线很有可能腐蚀过头，或似断非断，或完全断。
所以，设置敷铜的作用不仅仅是增大地线面积和抗干。
以上诸多因素都会对电路板的质量和将来产品的可靠性大打折扣。
在电子设备的PCB板电路中会大量使用感性元件和EMI滤波器元件。
这些元件包括片式电感和片式磁珠，以下就这两种器件的特点进行描述并分析他们的普通应用场合以及特殊应用场合。
表面贴装元件的好处在于小的封装尺寸和能够满足实际空间的要求。
除了阻抗值，载流能力以及其他类似物理特性不同外，通孔接插件和表面贴装器件的其他性能特点基本相同。
片式电感在需要使用片式电感的场合，要求电感实现以下两个基本功能：
电路谐振和扼流电抗。
谐振电路包括谐振发生电路，振荡电路，时钟电路，脉冲电路，波形发生电路等等。
谐振电路还包括高Q带通滤波器电路。
要使电路产生谐振，必须有电容和电感同时存在于电路中。
在电感的两端存在寄生电容，这是由于器件两个电极之间的铁氧体本体相当于电容介质而产生的。
在谐振电路中，电感必须具有高Q，窄的电感偏差，稳定的温度系数，才能达到谐振电路窄带，低的频率温度漂移的要求。
高Q电路具有尖锐的谐振峰值。
窄的电感偏置保证谐振频率偏差尽量小。
稳定的温度系数保证谐振频率具有稳定的温度变化特性。
标准的径向引出电感和轴向引出电感以及片式电感的差异仅仅在于封装不一样。
电感结构包括介质材料（通常为氧化铝陶瓷材料）上绕制线圈，或者空心线圈以及铁磁性材料上绕制线圈。
在功率应用场合，作为扼流圈使用时，电感的主要参数是直流电阻（DCR）,额定电流，和低Q值。
当作为滤波器使用时，希望宽带宽特性，因此，并不需要电感的高Q特性。
低的DCR可以保证最小的电压降，DCR定义为元件在没有交流信号下的直流电阻。
片式磁珠片式磁珠的功能主要是消除存在于传输线结构（PCB电路）中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分，直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。
要消除这些不需要的信号能量，使用片式磁珠扮演高频电阻的角色（衰减器），该器件允许直流信号通过，而滤除交流信号。
通常高频信号为30MHz以上，然而，低频信号也会受到片式磁珠的影响。
片式磁珠由软磁铁氧体材料组成，构成高体积电阻率的独石结构。
涡流损耗同铁氧体材料的电阻率成反比。
涡流损耗随信号频率的平方成正比。
使用片式磁珠的好处：
小型化和轻量化在射频噪声频率范围内具有高阻抗，消除传输线中的电磁干扰。
闭合磁路结构，更好地消除信号的串绕。
极好的磁屏蔽结构。
降低直流电阻，以免对有用信号产生过大的衰减。
显著的高频特性和阻抗特性（更好的消除RF能量）。
在高频放大电路中消除寄生振荡。
有效的工作在几个MHz到几百MHz的频率范围内。
要正确的选择磁珠，必须注意以下几点：
不需要的信号的频率范围为多少。
噪音源是谁。
需要多大的噪声衰减。
环境条件是什么（温度，直流电压，结构强度）。
电路和负载阻抗是多少。
是否有空间在PCB板上放置磁珠。
前三条通过观察厂家提供的阻抗频率曲线就可以判断。
在阻抗曲线中三条曲线都非常重要，即电阻，感抗和总阻抗。
总阻抗通过ZR22πfL（）2+:
=fL来描述。
典型的阻抗曲线如下图所示：
通过这一曲线，选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。
片式磁珠在过大的直流电压下，阻抗特性会受到影响，另外，如果工作温升过高，或者外部磁场过大，磁珠的阻抗都会受到不利的影响。
使用片式磁珠和片式电感的原因：
是使用片式磁珠还是片式电感主要还在于应用。
在谐振电路中需要使用片式电感。
而需要消除不需要的EMI噪声时，使用片式磁珠是最佳的选择。
片式磁珠和片式电感的应用场合：
片式电感：
射频（RF）和无线通讯，信息技术设备，雷达检波器，汽车电子，蜂窝电话，寻呼机，音频设备，PDAs（个人数位助理），无线遥控系统以及低压供电模块等。
片式磁珠：
时钟发生电路，类比电路和数位电路之间的滤波，I/O输入/输出内部连接器（比如串口，并口，键盘，鼠标，长途电信，本地局域网），射频（RF）电路和易受干扰的逻辑设备之间，供电电路中滤除高频传导干扰，计算机，打印机，录像机（VCRS）,电视系统和手提电话中的EMI噪声抑止。
Q1：
为什么要接地?
Answer：
接地技术的引入最初是为了防止电力或电子等设备遭雷击而采取的保护性措施，目的是把雷电产生的雷击电流通过避雷针引入到大地，从而起到保护建筑物的作用。
同时，接地也是保护人身安全的一种有效手段，当某种原因引起的相线（如电线绝缘不良，线路老化等）和设备外壳碰触时，设备的外壳就会有危险电压产生，由此生成的故障电流就会流经PE线到大地，从而起到保护作用。
随着电子通信和其他数位领域的发展，在接地系统中只考虑防雷和安全已远远不能满足要求了。
比如在通信系统中，大量设备之间信号的互连要求各设备都要有一个基准‘地'作为信号的参考地。
而且随着电子设备的复杂化，信号频率越来越高，因此，在接地设计中，信号之间的互扰等电磁兼容问题必须给予特别关注，否则，接地不当就会严重影响系统运行的可靠性和稳定性。
最近，高速信号的信号回流技术中也引入了"地"的概念。
Q2：
接地的定义
Answer:
在现代接地概念中、对于线路工程师来说，该术语的含义通常是‘线路电压的参考点'；对于系统设计师来说，它常常是机柜或机架；对电气工程师来说，它是绿色安全地线或接到大地的意思。
一个比较通用的定义是"接地是电流返回其源的低阻抗通道"。
注意要求是"低阻抗"和"通路"。
Q3：
常见的接地符号
Answer:
PE,PGND,FG－保护地或机壳；BGND或DC-RETURN－直流－48V（+24V）电源（电池）回流；GND－工作地；DGND－数字地；AGND－模拟地；LGND－防雷保护地
Q4：
合适的接地方式
Answer:
接地有多种方式，有单点接地，多点接地以及混合类型的接地。
而单点接地又分为串联单点接地和并联单点接地。
一般来说，单点接地用于简单电路，不同功能模块之间接地区分，以及低频（f<1MHz）电子线路。
当设计高频（f>10MHz）电路时就要采用多点接地了或者多层板（完整的地平面层）。
Q5：
信号回流和跨分割的介绍
Answer：
对于一个电子信号来说，它需要寻找一条最低阻抗的电流回流到地的途径，所以如何处理这个信号回流就变得非常的关键。
第一，根据公式可以知道，辐射强度是和回路面积成正比的，就是说回流需要走的路径越长，形成的环越大，它对外辐射的干扰也越大，所以，PCB布板的时候要尽可能减小电源回路和信号回路面积。
第二，对于一个高速信号来说，提供有好的信号回流可以保证它的信号质量，这是因为PCB上传输线的特性阻抗一般是以地层（或电源层）为参考来计算的，如果高速线附近有连续的地平面，这样这条线的阻抗就能保持连续，如果有段线附近没有了地参考，这样阻抗就会发生变化，不连续的阻抗从而会影响到信号的完整性。
所以，布线的时候要把高速线分配到靠近地平面的层，或者高速线旁边并行走一两条地线，起到屏蔽和就近提供回流的功能。
第三，为什么说布线的时候尽量不要跨电源分割，这也是因为信号跨越了不同电源层后，它的回流途径就会很长了，容易受到干扰。
当然，不是严格要求不能跨越电源分割，对于低速的信号是可以的，因为产生的干扰相比信号可以不予关心。
对于高速信号就要认真检查，尽量不要跨越，可以通过调整电源部分的走线。
（这是针对多层板多个电源供应情况说的）
Q6：
为什么要将类比地和数位地分开，如何分开?
Answer：
类比信号和数位信号都要回流到地，因为数位信号变化速度快，从而在数位地上引起的噪声就会很大，而类比信号是需要一个干净的地参考工作的。
如果类比地和数位地混在一起，噪声就会影响到类比信号。
一般来说，类比地和数位地要分开处理，然后通过细的走线连在一起，或者单点接在一起。
总的思想是尽量阻隔数位地上的噪声窜到类比地上。
当然这也不是非常严格的要求类比地和数位地必须分开，如果类比部分附近的数位地还是很干净的话可以合在一起。
Q7：
单板上的信号如何接地?
Answer：
对于一般器件来说，就近接地是最好的，采用了拥有完整地平面的多层板设计后，对于一般信号的接地就非常容易了，基本原则是保证走线的连续性，减少过孔数量；靠近地平面或者电源平面，等等。
Q8：
单板的界面器件如何接地?
Answer：
有些单板会有对外的输入输出界面，比如串口连接器，网口RJ45连接器等等，如果对它们的接地设计得不好也会影响到正常工作，例如网口互连有误码，丢包等，并且会成为对外的电磁干扰源，把板内的噪声向外发送。
一般来说会单独分割出一块独立的界面地，与信号地的连接采用细的走线连接，可以串上0欧姆或者小阻值的电阻。
细的走线可以用来阻隔信号地上噪音过到界面地上来。
同样的，对界面地和界面电源的滤波也要认真考虑。
Q9：
带屏蔽层的电缆线的屏蔽层如何接地?
Answer：
屏蔽电缆的屏蔽层都要接到单板的界面地上而不是信号地上，这是因为信号地上有各种的噪声，如果屏蔽层接到了信号地上，噪声电压会驱动共模电流沿屏蔽层向外干扰，所以设计不好的电缆线一般都是电磁干扰的最大噪声输出源。
当然前提是界面地也要非常的干净。
最近看了些PCB技术方面的帖子，予以转载，以期学习。
1、如何选择PCB板材？
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。
设计需求包含电气和机构这两部分。
通常在设计非常高速的PCB板子（大于GHz的频率）时这材质问题会比较重要。
例如，现在常用的FR-4材质，在几个GHz的频率时的介质损（dielectricloss）会对信号衰减有很大的影响，可能就不合用。
就电气而言，要注意介电常数（dielectricconstant）和介质损在所设计的频率是否合用。
2、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰（Crosstalk）。
可用拉大高速信号和类比信号之间的距离，或加groundguard/shunttraces在类比信号旁边。
还要注意数位地对类比地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。
而影响阻抗匹配的因素有信号源的架构和输出阻抗（outputimpedance），走线的特性阻抗，负载端的特性，走线的拓朴（topology）架构等。
解决的方式是靠端接（termination）与调整走线的拓朴。
4、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距（此间距由差分阻抗决定）要一直保持不变，也就是要保持平行。
平行的方式有两种，一为两条线走在同一走线层（side-by-side），一为两条线走在上下相邻两层（over-under）。
一般以前者side-by-side实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？
要用差分布线一定是信号源和接收端也都是差分信号才有意义。
所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加,其值应等于差分阻抗的值。
这样信号质量会好些。
7、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。
所谓适当的靠近是因为这间距会影响到差分阻抗（differentialimpedance）的值,此值是设计差分对的重要参数。
需要平行也是因为要保持差分阻抗的一致性。
若两线忽远忽近,差分阻抗就会不一致,就会影响信号完整性（signalintegrity）及时间延迟（timingdelay）。
8、如何处理实际布线中的一些理论冲突的问题
1.基本上,将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方（moat）,还有不要让电源和信号的回流电流路径（returningcurrentpath）变太大。
2.晶振是类比的正反馈振荡电路,要有稳定的振荡信号,必须满足loopgain与phase的规范,而这类比信号的振荡规范很容易受到干扰,即使加groundguardtraces可能也无法完全隔离干扰。
而且离的太远,地平面上的噪声也会影响正反馈振荡电路。
所以,一定要将晶振和芯片的距离进可能靠近。
3.确实高速布线与EMI的要求有很多冲突。
但基本原则是因EMI所加的电阻电容或ferritebead,不能造成信号的一些电气特性不符合规范。
所以,最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题,如高速信号走内层。
最后才用电阻电容或ferritebead的方式,以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。
各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。
例如,是否有足够的约束条件控制蛇行线（serpentine）蜿蜒的方式,能否控制差分对的走线间距等。
这会影响到自动布线出来的走线方式是否能符合设计者的想法。
另外,手动调整布线的难易也与绕线引擎的能力有绝对的关系。
例如,走线的推挤能力,过孔的推挤能力,甚至走线对敷铜的推挤能力等等。
所以,选择一个绕线引擎能力强的布线器,才是解决之道。
10、关于testcoupon。
testcoupon是用来以TDR（TimeDomainReflectometer）测量所生产的PCB板的特性阻抗是否满足设计需求。
一般要控制的阻抗有单根线和差分对两种情况。
所以，testcoupon上的走线线宽和线距（有差分对时）要与所要控制的线一样。
最重要的是测量时接地点的位置。
为了减少接地引线（groundlead）的电感值，TDR探棒（probe）接地的地方通常非常接近量信号的地方（probetip），所以，testcoupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。
详情参考如下链结1.http:
//www.P（点选Applicationnotes）
11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？
一般在空白区域的敷铜绝大部分情况是接地。
只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。
也要注意不要影响到它层的特性阻抗，例如在dualstripline的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？
电源和地平面之间的信号是否可以使用带状线模型计算？
是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。
例如四层板:
顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？
一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。
另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量？
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。
基本上外加的测试点（不用在线既有的穿孔（viaorDIPpin）当测试点）可能加在线上或是从在线拉一小段线出来。
前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。
这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率（edgerate）有关。
影响大小可透过仿真得知。
原则上测试点越小越好（当然还要满足测试机具的要求）分支越短越好。
15、若干PCB组成系统，各板之间的地线应如何连接？
各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子（此为Kirchoffcurrentlaw）。
这地层上的电流会找阻抗最小的地方流回去。
所以，在各个不管是电源或信号相互连接的界面处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。
另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法（例如，在某处制造低阻抗，让大部分的电流从这个地方走），降低对其他较敏感信号的影响。
16、能介绍一些国外关于高速PCB设计的技术书籍和资料吗？
现在高速数位电路的应用有通信网路和计算机等相关领域。
在通信网路方面，PCB板的工作频率已达GHz上下，迭层数就我所知有到40层之多。
计算机相关应用也因为芯片的进步，无论是一般的PC或服务器（Server），板子上的最高工作频率也已经达到400MHz（如Rambus）以上。
因应这高速高密度走线需求，盲埋孔（blind/buriedvias）、mircrovias及build-up制程工艺的需求也渐渐越来越多。
这些设计需求都有厂商可大量生产。
以下提供几本不错的技术书籍：
1.HowardW.Johnson，"High-SpeedDigitalDesign-AHandbookofBlackMagic"；2.StephenH.Hall，"High-SpeedDigitalSystemDesign"；3.BrianYang，"DigitalSignalIntegrity"；4.DooglasBrook，"IntegrityIssuesandprintedCircuitBoardDesign"。
17、两个常被参考的特性阻抗公式：
a.微带线（microstrip）Z={87/[sqrt（Er+1.41）]}ln[5.98H/（0.8W+T）]其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数（dielectricconstant）。
此公式必须在0.1<（W/H）<2.0及1<（Er）<15的情况才能应用。
b.带状线（stripline）Z=[60/sqrt（Er）]ln{4H/[0.67π（T+0.8W）]}其中，H为两参考平面的距离，并且走线位于两参考平面的中间。
此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
18、差分信号线中间可否加地线？
差分信号中间一般是不能加地线。
因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合（coupling）所带来的好处，如fluxcancellation，抗噪声（noiseimmunity）能力等。
若在中间加地线，便会破坏耦合效应。
19、刚柔板设计是否需要专用设计软件与规范？
国内何处可以承接该类电路板加工？
可以用一般设计PCB的软件来设计柔性电路板（Flexib
升级会员 