实验六组合逻辑电路设计.docx
《实验六组合逻辑电路设计.docx》由会员分享，可在线阅读，更多相关《实验六组合逻辑电路设计.docx（40页珍藏版）》请在冰点文库上搜索。
实验六组合逻辑电路设计
实验六组合逻辑电路设计
一、实验目的：
一、掌握组合逻辑电路的分析与设计方式。
二、掌握SSI集成门电路的应用。
3、掌握MSI集成电路译码器与数据选择器的应用。
二、预习要求：
温习讲义中相关内容。
一、按照题意列出输入、输出真值表。
二、利用卡诺图化简，写出最简或最适合的逻辑函数表达式。
3、利用指定门电路实现逻辑功能。
4、画出已设计完成的逻辑电路及实验用的接线图。
三、实验内容：
一、设计三变量表决电路：
要求：
画出逻辑电路图，设计相应表格。
自拟实验方案，测试电路的逻辑功能是不是与设计功能一致。
（1）用与非门74LS00实现。
（2）用译码器（74LS138、74LS20）实现。
（3）用数据选择器（74LS151及74LS153）实现。
二、用异或门74LS86和与非门74LS00实现全加器电路：
要求：
画出逻辑电路图，设计相应表格。
自拟实验方案，测试电路的逻辑功能是不是与设计功能一致。
四、实验仪器及元器件
数字实验箱、万用表、74LS00、74LS20，74LS8六、74LS13八、74LS15一、74LS153、74LS32等。
五、实验报告：
画出各部份逻辑电路图、真值表、及列出逻辑表达式，整理实验结果并进行分析，说明组合电路的特点和分析、设计方式。
六、实验用门电路介绍：
一、74LS00、74LS20及74LS32管脚及功能
本实验所利用的74LS20（双四输入与非门）、74LS00（四二输入与非门）和74LS32（四2输入或门）是一种低功耗肖特基集成TTL门电路，其及引线功能及排列图如下：
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS00
1A
1B
2A
2B
2Y
GND
3Y
3A
3B
4A
4B
VCC
1Y
4Y
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS20
1A
1B
1C
1D
1Y
GND
2Y
2A
2B
2C
2D
VCC
NC
NC
Y=A+B
2、74LS138管脚及功能
双排直立式集成3线-8线译码器74LS138各引脚排列及功能如图所示。
G1G2AG2BA2A1A0Y7Y6Y5Y4Y3Y2Y1Y0
0XXXXX11111111
X1XXXX11111111
XX1XXX11111111
00011111110
00111111101
01011111011
01111110111
10011101111
10111011111
11010111111
11101111111
100
译码器74138真值表
A0
A1
A2
Y1
Y0
Y2
Y3
Y4
Y5
Y6
Y7
G1
G2A
G2B
由功能表可知：
三个使能端G1G2AG2B≠100时，八个译码输出都是无效电平，即输出全为高电平“1”；三个使能端G1G2AG2B=100时，译码器八个输出中仅与地址输入对应的一个输出端为有效低电平“0”，其余输出无效电平“1”；在使能条件下，每一个输出都是地址变量的最小项，考虑到输出低电平有效，输出函数可写成最小项的反，即：
Yi=G1G2AG2Bmi
3、74LS151管脚及功能
本实验利用的集成数据选择器74LS151为8选1数据选择器，数据选择端3个地址输入A2A1A0用于选择8个数据输入通道D7～D0中对应下标的一个数据输入通道，并实现将该通道输入数据传送到输出端Y（或互补输出端
）。
74LS151还有一个低电平有效的使能端G，以便实现扩展应用。
74LS151引脚功能如图和附表所示。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS151
D3
D2
Y
GND
D0
VCC
D1
15
16
Y
G
A2
A1
A0
D7
D6
D5
D4
GA2A1A0YY
1XXX01
0000D0D0
0001D1D1
0010D2D2
0011D3D3
0100D4D4
0101D5D5
0110D6D6
0111D7D7
74151功能表
A0
A1
A2
D0
D1
D2
D3
D4
D5
D6
D7
Y
Y
G
使能条件下（G=0），74LS151的输出可以表示为，
其中mi为地址变量A2、A1、A0的最小项。
只要肯定输入数据就可以实现相应的逻辑函数，成为逻辑函数发生器。
4、74LS153管脚及功能
74LS153是双4选1数据选择器，是在一块集成芯片上有两个4选1数据选择器。
两数据选择器共用数选输入A1A0，无互补输出端。
芯片管脚如下图散布，功能如表所示。
输入
输出
A1
A0
Y
1
×
×
0
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
、
为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3别离为两个4选1数据选择器的数据输入端；1Y、2Y为两个输出端。
1）当使能端
（
）＝1时，数据选择器被禁止，无输出，Y＝0。
2）当使能端
（
）＝0时，数据选择器正常工作，按照地址码A1A0的状态，将相应的数据D0～D3送到输出端Y。
如：
A1A0＝00则选择DO数据到输出端，即Y＝D0。
A1A0＝01则选择D1数据到输出端，即Y＝D1，其余类推。
可用74LS153、反相器74LS04和或门74LS32组成8选1的选择器，如下图所示。
5、74LS86管脚及功能
Y=A⊕B
=
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS86
1A
1B
2A
2B
2Y
GND
3Y
3A
3B
4A
4B
VCC
1Y
4Y
74LS86是四2输入异或门。
实验七集成触发器
一、实验目的一、掌握大体RS、JK、D等常常利用触发器的逻辑功能及其测试方式；2、研究时钟脉冲的触发作用。
二、预习要求
一、预习教材相关内容，了解触发器功能及时钟边沿。
二、肯定实验线路连接，画出接线图，拟定实验必要的表格。
三、实验内容
1．大体R-S触发器功能
与非门（74LS00）按图连接成大体RS触发器，置位端S和复位端R接0/1开关，输出端Q和Q接LED。
改变输入端R、S的状态，测试并将测试结果填入下表中。
与RS触发器真值表比较。
2.J-K触发器逻辑功能测试：
（1）测试异步复位端RD和异步置位端SD的功能。
74LS112触发器的SD、RD、J、K接0/1开关，输出端Q和
接LED，CP接手动单脉冲源。
按下表要求，在RD、SD作用期间改变J、K、CP的状态，观察LED显示状态，测试并记录RD、SD对输出状态的控制作用。
（2）J-K触发器逻辑功能测试：
改变J、K的状态，并用RD、SD端对触发器进行异步置位或复位（即设置现态Qn）。
按下表要求测试其逻辑功能并记录于表中。
JK
CP
QnQn+1
00
0
1
0
1
01
0
1
0
1
10
0
1
0
1
11
0
1
0
1
（3）观察J-K触发器分频功能
74LS112按下图接线，J、K接高电平
（1），CP接2KHz持续脉冲源，RD、SD接高电平
（1）。
用示波器同时观察并记录CP、Q端波形，验证2分频的功能。
接示波器CH2
接示波器CH1
3.D触发器74LS74逻辑功能测试：
（1）测试异步复位端RD和异步置位端SD的功能。
74LS74一个触发器的SD、RD、D接0/1开关，输出端Q和Q接LED，CP接手动单脉冲源。
按下表要求，在RD、SD作用期间改变D、CP的状态，观察LED显示状态，测试并记录RD、SD对输出状态的控制作用。
（2）D触发器逻辑功能测试：
改变D的状态，并用RD、SD端对触发器进行异步置位或复位（即设置现态Qn）。
按下表要求测试其逻辑功能并记录于表中。
D
CP
QnQn+1
0
0
1
0
1
1
0
1
0
1
（3）观察D触发器分频功能
74LS74按下图接线，CP接2KHz持续脉冲源，RD、SD接高电平
（1）。
用示波器同时观察并记录CP、Q端波形，验证2分频的功能。
接示波器CH1
接示波器CH2
四、实验仪器
数字逻辑实验箱，示波器，74LS00，74LS112，74LS74。
五、实验报告要求
1．RS、JK、D触发器功能验证结论。
2.论述大体R-S触发器输出状态“不变”和“不定”的含义。
3.总结SD、RD的作用。
4．说明触发器状态翻转的时钟边沿（即触发方式）和相关结论。
5.触发器的分频作用。
六、实验用元件介绍
触发器是一种具有记忆功能的二进制存贮器件，是组成各类时序逻辑电路的大体器件之一。
就触发器功能而言，有RS、JK、D、T、T'触发器。
就触发器结构而言，一般有主从、边沿之分。
边沿型触发器有较好的抗干扰性能。
D触发器和JK触发器都有TTL和CMOS集成产品。
一、大体RS触发器
可由二个与非门所组成，如图所示，没有单独的集成产品。
在相应的置位端（S）或复位端（R）加有效电平（信号），大体RS触发器置位（Q=1）或复位（Q=0）。
图示与非门组成的大体RS触发器，有效触发电平为低电平“0”，其功能见附表。
RS触发器真值表
二、JK触发器
本实验用74LS112是主从型负沿触发双JK集成触发器（带预置端和清除端），其外引线排列及功能见图和附表。
JK触发器具有维持、置数和计数三种功能。
由CP=1期间J、K的状态（按真值表）决定CP脉冲下跳后触发器状态Qn+1。
即触发器初态和次态按CP的下跳沿划分。
表中Qn是CP下跳前触发器状态，称为初态；Qn+1称为次态。
74LS112的S端、R端是低电平有效的直接置位端、直接复位端，该2引脚信号不受CP控制。
主从型JK触发器的逻辑符号如图所示。
C1
1D
SD
RD
Q
Q
C1
1J
1K
SD
RD
Q
Q
CP
3、D触发器
74LS74是边沿型双D触发器，时钟CP上跳沿有效，即触发器初态和次态按CP的上升沿划分。
74LS74的引脚如图，D触发器功能见附表，逻辑符号见上右图。
实验八集成计数器
一、实验目的
1、掌握集成计数器组成N进制的计数器的连接方式。
二、预习要求
1．熟悉芯片各引脚排列。
2．弄清组成模长M进制计数器的原理。
3．实验前设计好实验所用电路，画出实验用的接线图。
三、实验内容
一、设计一模长M=60进制的计数电路。
1）用同步连接反馈预置法实现。
2）用同步连接反馈清零法实现。
二、按设计图连接电路。
CP接频率为1Hz的方波脉冲，各计数器的输出Q3Q2Q1Q0接七段BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码显示器。
3、．接通实验箱电源，观察七段数码显示器计数状态的转变进程，并记录该状态循环。
四、实验器材
数字逻辑实验箱，74LS160，74LS00，74LS20。
五、实验报告要求
一、60进制计数器的电路设计图、连线图和计数器的测试结果。
4、测试进程中出现的问题及解决办法。
六、实验用元件介绍
1．集成计数器74LS160
本实验所用集成芯片为异步清零同步预置四位8421码10进制加法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。
RDLDETEPCPD3D2D1D0Q3Q2Q1Q0
0××××××××0000
10××↑DCBADCBA
110××××××保持
11×0×××××保持
1111↑××××计数
74LS160功能表
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS160
RD
CP
D1
GND
EP
VCC
D0
15
16
D2
D3
LD
ET
Q3
Q2
Q1
Q0
CO
74LS160为异步清零计数器，即
端输入低电平，不受CP控制，输出端当即全数为“0”，功能表第一行。
74LS160具有同步预置功能，在
端无效时，
端输入低电平，在时钟一路作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。
和
都无效，ET或EP任意一个为低电平，计数器处于维持功能，即输出状态不变。
只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3Q2Q1Q0=1001时，RCO=1。
2．组成任意进制计数器（模长M≤10）
用集成计数器实现M进制计数有两种方式，反馈清零法和反馈预置法。
图（a）为反馈清零法连接（8进制），图（b）为反馈预置零法连接（8进制）。
（a）（b）
3．集成计数器扩展应用（模长M＞10）
当计数模长M大于10时，可用两片以上集成计数器级联触发器来实现。
集成计数器可同步连接，也可以异步连接成多位计数器，然后采用反馈清零法或反馈预置法实现给定模长M计数。
图所示为同步连接反馈清零法（a）及反馈置数法（b）实现模长48计数电路原理图。
七、其它集成计数器介绍
1．74LS161（同步预置异步复位4位二进制加法计数器）
74LS161有与74LS160一样的引脚排列和功能，区别在于161是16计数器，Q3Q2Q1Q0=1111时，CO=1。
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS190
B
QB
S
GND
QD
VCC
QA
15
16
U/D
QC
D
C
LD
CO/BO
QCR
CP
A
2．74LS190（可预置同步可逆BCD计数器）
LDSU/DCPQDQCQBQA
100↑加计数
74LS190功能表
101↑减计数
0xx↑预置数
11xx保持
74LS190是BCD同步加／减计数器，并行输出。
计数时，时钟CP的上升沿有效。
CP端、加/减端（
）和置数端（
）都先通过缓冲，从而降低了这些输入端对驱动信号的要求。
附表列出了74LS190的主要功能，下面作简要说明。
1）预置数：
当置数端（
）为低电平时，数据输入端信号A、B、C、D将对内部触发器直接置位或复位，结果使QA=A、QB=B、QC=C、QD=D，而与其他控制端的电平无关。
2）计数：
在允许端
为低电平，置数端无效（
=1）的条件下，若加／减输入端
为低电平，则可进行加计数，反之可进行减计数。
3）禁止计数：
当允许端
为高电平时，计数被禁止。
值得注意的是，允许端的电平应在CP为高电平时发生转变。
4）级联：
当计数器溢出时，进位/借位输出端（CO/BO）产生一个宽度为一个CP周期的正脉冲，串行时钟端（QCR）也形成一个宽度等于时钟低电平部份的负脉冲，上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿略微滞后，它们可作为级联信号来用。
例如，把两级74LS190连接为同步计数器，只要将低位计数器的QCR端连至高位计数器的允许端
。
而要把两级计数器连接为异步计数器，则低位计数器的QCR端应和高位计数器的CP端相连．CO/BO端可用来完成高速计数的先行进位。
3．74LS90（二—五—十进制计数器）
74LS90内部有一个二进制计数器，时钟
，输出Q0；一个五进制计数器，时钟
，输出Q3Q2Q1；可异步组成十进制计数器。
它有两高电平有效的清零端R0A、R0B和两高电平有效的置9端S9A、S9B，其功能表如附表所示。
R0AR0BS9AS9BCPQ3Q2Q1Q0
110xx0000
11x0x0000
xx11x1001
x0x0↓计数
0x0x↓计数
0xx0↓计数
x00x↓计数
74LS90功能表
1
2
3
4
5
6
7
8
9
10
11
12
13
14
74LS90
CPB
R0A
NC
VCC
S9A
S9B
Q1
Q2
GND
Q0
NC
CPA
R0B
Q3
当计数脉冲由
输入，Q0与
相连时，就组成8421BCD计数器。
当计数脉冲由
输入，Q3与
相连时，则可组成5421BCD计数器。
实验九计数、译码和显示电路设计
一．实验目的
1．熟悉计数器、译码器和显示器的利用方式。
2．学习简单数字电路的设计和仿真方式。
二．实验仪器
1．计算机一台。
2．电子电路设计仿真软件Multisim2001
三．实验内容：
设计一个六十进制计数、译码和显示电路。
1．拟定设计方案，画出原理总框图
2．设计各单元电路（计数、译码和显示）。
3．画出六十进制计数、译码和显示整体电路原理图。
4．上机仿真调试
四．电路系统框图
计数、译码和显示电路系统组成：
主要有计数单元、译码和显示电路单元三部份组成。
系统框图如下：
五．预习要求：
1．D（或JK）触发器组成计数器的原理。
2．计数器、译码器和七段显示器的工作原理和应用。
六．设计总结报告：
总结报告包括以下内容：
1．实验名称、实验目的及要求。
2．设计思想及大体原理分析。
3．画出电路原理总框图及整体电路原理图。
4．单元电路分析。
5．仿真结果及调试进程中所碰到的故障分析。
6．电路元件清单。
七．参考元器件：
74LS74、74LS7六、744八、7447、74LS4九、74LS160、74LS190、74LS90、七段显示译码器
附录5数字电路实验基础知识
一.实验的大体进程
实验的大体进程，应包括肯定实验内容，选定最佳的实验方式和实验线路，拟出较好的实验步骤，合理选择仪器设备和元器件，进行连接安装和调试，最后写出完整的实验报告。
在进行数字电路实验时，充分掌握和正确利用集成元件及其组成的数字电路特有的特点和规律，可以收到事半功倍的效果，对于完成每一个实验，应做好实验预习，实验记录和实验报告等环节。
（一）实验预习
认真预习是做好实验的关键，预习好坏，不仅关系到实验可否顺利进行，而且直接影响实验效果，预习应按本教材的实验预习要求进行，在每次实验前首先要认真温习有关实验的大体原理，掌握有关器件利用方式，对如何着手实验做到心中有数，通过预习还应做好实验前的准备，写出一份预习报告，其内容包括：
1．绘出设计好的实验电路图，该图应该是逻辑图和连线图的混合，既便于连接线，又反映电路原理，并在图上标出器件型号、利用的引脚号及元件数值，必要时还须用文字说明。
2．拟定实验方式和步骤。
3．拟好记录实验数据的表格和波形座标。
4．列出元器件单。
（二）实验记录
实验记录是实验进程中取得的第一手资料，测试进程中所测试的数据和波形必需和理论大体一致，所以记录必需清楚、合理、正确，若不正确，则要现场及时重复测试，找出原因。
实验记录应包括如下内容：
1.实验任务、名称及内容。
2.实验数据和波形和实验中出现的现象，从记录中应能初步判断实验的正确性。
3.记录波形时，应注意输入、输出波形的时间相位关系，在座标中上下对齐。
4.实验中实际利用的仪器型号和编号和元器件利用情况。
5.实验报告
实验报告是培育学生科学实验的总结能力和分析思维能力的有效手腕，也是一项重要的大体功训练，它能很好地巩固实验功效，加深对大体理论的熟悉和理解，从而进一步扩大知识面。
实验报告是一份技术总结，要求文字简练，内容清楚，图表工整。
报告内容应包括实验目的、实验内容和结果、实验利用仪器和元器件和分析讨论等，其中实验内容和结果是报告的主要部份，它应包括实际完成的全数实验，而且要按实验任务逐个书写，每一个实验任务应有如下内容：
1）实验课题的方框图、逻辑图（或测试电路）、状态图，真值表和文字说明等，对于设计性课题，还应有整个设计进程和关键的设计技能说明。
2）实验记录和通过整理的数据、表格、曲线和波形图，其中表格、曲线和波形图应利用三角板、曲线板等工具描画，力求画得准确，不得顺手示意画出。
3）实验结果分析、讨论及结论，对讨论的范围，没有严格要求，一般应对重要的实验现象，结论加以讨论，以使进一步加深理解，另外，对实验中的异样现象，可作一些简要说明，实验中有何收获，可谈一些心得体会。
二.实验中操作规范和常见故障检查方式
实验中操作的正确与否对实验结果影响甚大。
因些，实验者需要注意按以下规程进行。
1.搭接实验电路前，应对仪器设备进行必要的检查校准，对所用集成电路进行功能测试。
2.搭接电路时，应遵循正确的布线原则和操作步骤（即要依照先接线后通电，做完后，先断电再拆线的步骤）。
3.掌握科学的调试方式，有效地分析并检查故障，以确保电路工作稳定靠得住。
4.仔细观察实验现象，完整准确地记录实验数据并与理论值进行比较分析。
5.实验完毕，经指导教师同意后，可关断电源拆除连线，整理好放在实验箱内，并将实验台清理干净、摆放整洁。
布线原则和故障检查时实验操作的重要问题。
（一）布线原则：
应便于检查，排除故障和改换器件。
在数字电路实验中，有错误布线引发的故障，常占很大比例。
布线错误不仅会引发电路故障，严重时乃至会损坏器件，因此，注意布线的合理性和科学性是十分必要的，正确的布线原则大致有以下几点：
1.接插集成电路时，先校准两排引脚，使之与实验底板上的插孔对应，轻轻使劲将电路插上，然后在肯定引脚与插孔完全吻合后，再稍使劲将其插紧，以避免集成电路的引脚弯曲
升级会员 