数电实验报告汇总.docx
《数电实验报告汇总.docx》由会员分享，可在线阅读，更多相关《数电实验报告汇总.docx（33页珍藏版）》请在冰点文库上搜索。
数电实验报告汇总
实验2组合逻辑电路（半加器全加器及逻辑运算）
一、实验目的
1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、实验仪器及材料
1.Dais或XK实验仪一台
2.万用表一台
3.器件：
74LS00三输入端四与非门3片
74LS86三输入端四与或门1片
74LS55四输入端双与或门1片
三、预习要求
1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器、全加器的工作原理。
3.学习二进制数的运算。
四、实验内容
1.组合逻辑电路功能测试。
图2－1
⑴用2片74LS00组成图2－1所示逻辑电路。
为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。
⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。
⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。
⑷将运算结果与实验比较。
表2－1
输入
输出
A
B
C
Y1
Y2
0
0
0
0
0
0
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
0
1
0
0
1
1
1
0
1
1
0
0
1
0
1
0
（5）实验过程及实验图：
1）连线图：
2）实验图：
（6）实验总结：
用两片74ls00芯片可实现如图电路功能
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2－2。
图2－2
⑴在实验仪上用异或门和与门接成以上电路。
A、B接电平开关S，Y、Z接电平显示。
⑵按表2－2要求改变A、B状态，填表。
表2－2
输入端
A
0
1
0
1
B
0
0
1
1
输出端
Y
0
1
1
0
Z
0
0
0
1
（3）实验过程及实验图：
1）管脚图：
2）实验图
（4）实验总结：
用异或门（74LS86）和与非门可组成半加器
3.测试全加器的逻辑功能。
⑴写出图2－3电路的逻辑表达式。
⑵根据逻辑表达式列真值表。
⑶根据真值表画逻辑函数SiCi的卡诺图。
Bi
Bi,Ci-1
00
01
11
10
0
0
0
1
0
1
0
1
1
1
Ai
Bi,Ci-1
00
01
11
10
0
0
1
0
1
1
1
0
1
0
Si=Ci=
图2－3
⑷填写表2－3各点状态。
表2－3
Ai
Bi
Ci-1
Y
Z
X1
X2
X3
Si
Ci
0
0
0
0
0
1
1
1
0
0
0
1
0
0
1
1
1
0
1
0
1
0
0
1
0
1
0
1
1
0
1
1
0
1
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
0
1
1
1
1
1
0
1
0
0
1
1
1
0
1
1
1
1
0
1
1
1
0
0
1
⑸按原理图选择与非门并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。
表2－4
Ai
Bi
Ci-1
Ci
Si
0
0
0
0
0
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
1
0
1
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
（6）实验过程及实验图：
1）引脚图：
2）实验图：
（7）实验总结：
3个74ls00芯片可构成全加器
4.测试用异或、与或和非门组成的全加器的逻辑功能。
全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个非门实现。
1画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。
⑵找出异或门、与或非门和与门器件，按自己画出的图接线。
接线时注意与或非门中不用的与门输入端接地。
⑶当输入端Ai、Bi、Ci－1为下列情况时，用万用表测量Si和Ci的电位并将其转为逻辑状态填入表2－5。
表2－5
输
入
端
Ai
0
0
0
0
1
1
1
1
Bi
0
0
1
1
0
0
1
1
Ci-1
0
1
0
1
0
1
0
1
输
出
Si
0
1
1
0
1
0
0
1
Ci
0
0
0
1
0
1
1
1
（4）实验过程及实验图：
Si=A⊕B⊕C
Ci=AB+BC+AC
引脚图：
实验图：
实验3触发器
一、实验目的
1．熟悉并掌握R－S、D、J－K触发器的构成，工作原理和功能测试方法。
2．学会正确使用触发器集成芯片。
3．了解不同逻辑功能FF相互转换的方法。
二、实验仪器及材料
1．双踪示波器一台
2．Dais或XK实验仪一台
3．器件74LS00二输入端四与非门1片
74LS74双D触发器1片
74LS112双J-K触发器1片
二、实验内容
1.基本R－SFF功能测试：
两个TTL与非门首尾相接构成的基本R-SFF的电路如图3－1所示。
⑴试按下面的顺序在/Sd，/Rd端加信号：
/Sd=0/Rd=1
/Sd=1/Rd=1
/Sd=1/Rd=0
/Sd=1/Rd=1
观察并记录FF的Q、/Q端的状态，将结果填入下表3－1中，并说明在上述各种输入状态下，FF执行的功能？
图3-1基本R－SFF电路
表3-1
/Sd
/Rd
Q
/Q
逻辑功能
0
1
1
0
置1
1
1
1
0
保持
1
0
0
1
置0
1
1
0
1
保持
⑵/Sd接低电平，/Rd端加脉冲。
⑶/Sd接高电平，/Rd端加脉冲。
⑷令/Rd=/Sd，/Sd端加脉冲。
记录并观察⑵、⑶、⑷三各情况下，Q、/Q端的状态。
从中你能否总结出基本R-SFF的Q、/Q端的状态改变和输入端Sd，Rd的关系。
⑸当/Sd，/Rd都接低电平时，观察Q、/Q端的状态。
当/Sd，/Rd同时由低电平跳为高电平时，注意观察Q、/Q端的状态。
重复3~5次看Q、/Q端的状态是否相同，以正确理解“不定”状态的含义。
（6）实验过程：
1）引脚图：
2）实验图：
2．维持一阻塞型D发器功能测试。
双D型正沿边维持一阻塞型触发器74LS74的逻辑符号如图3－2所示
图3-2DFF逻辑符号
图中/Sd，/Rd为异步置位1端，置0端（或称异步置位，复位端）。
CP为时钟脉冲端。
试按下面步骤做实验：
⑴分别在/Sd，/Rd端加低电平，观察并记录Q、/Q端的状态。
⑵令/Sd，/Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端状态的变化。
⑶当/Sd=/Rd=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？
整理上述实验数据，将结果填入下表3－2中。
⑷/Sd=/Rd=1，将D和Q端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP的波形。
表3－2
/Sd
/Rd
CP
D
Qn
Qn+1
0
0
X
X
0
1
1
1
1
0
X
X
0
0
1
0
1
1
↓
0
0
0
1
0
1
1
↓
1
0
1
1
1
1
1
0⑴
X
0
1
1
1
（5）实验过程及实验图：
1）引脚图：
2）实验图：
3．负边沿J－K触发器功能测试
双J-K负边沿触发器74LS112芯片的逻辑符号如图3－3所示。
图3－3J-KFF逻辑符号
自拟实验步骤，测试其功能，并将结果填入下表3－3中。
若令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q~CP波形，和DFF的D和Q端相连时观察到的Q端的波型相比较，有何异同点？
表3－3
/Sd
/Rd
CP
J
K
Qn
Qn+1
0
1
X
X
X
X
1
1
0
X
X
X
X
0
1
1
↓
0
X
0
0
1
1
↓
1
X
0
1
1
1
↓
X
0
1
1
1
1
↓
X
1
1
0
4．触发器功能转换
⑴将D触发器和J-K触发器转换成T＇触发器，列出表达式，画出实验电路图。
⑵接入连续脉冲，观察各触发器CP及Q端波形。
比较两者关系。
⑶自拟实验数据表并填写之。
（4）实验过程及实验图
Qn+1=J/Qn+/KQn
令J=1，K=1；
Qn+1=/Qn
2）实验图：
四、实验报告
1.整理实验数据、图表并对实验结果进行分析讨论。
2.写出实验内容3、4的实验步骤及表达式。
D触发器：
JK触发器:
3.画出实验4的电路图及相应表格。
4.总结各类触发器特点。
实验4时序电路
一、实验目的
1.掌握常用时序电路分析，设计及测试方法。
2.训练独立进行实验的技能。
二、实验仪器及材料料
1．双踪示波器一台
2.Dais或XK实验仪一台
3．器件74LS73双J－K触发器2片
74LS174双D触发器1片
74LS10三输入三与非门1片
三、实验内容
1.异步二进制计数器
⑴按图4－1接线
图4－1
⑵由CP端输入单脉冲，测试并记录Q1~Q4端状态及波形。
⑶试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
（4）实验过程及实验图：
1）
~
：
００００→０００１→００１０→００１１→０１００→０１０１→０１１０
→０１１１→１０００→１００１→１０１０→１０１１→１１００→１１０１→１１１０→１１１１→００００
2）减法计数器：
~
：
１１１１→１１１０→１１０１→１１００→１０１１→１０１０→１００１→１０００→０１１１→０１１０→０１０１→０１００→００１１→００１０→０００１→００００
2．异步二一十进制加法计数器
⑴按图4－2接线。
图4－2
QA、QB、QC、QD四个输出端分别接发光二极管显示，复位端R接入单脉冲，CP接连续脉冲。
⑵在CP端接连续脉冲，观察CP、QA、QB、QC及QD的波形，并画出它们的波形。
⑶将图4－1改为一个异步二一十进制减法计数器，并画出CP、QA、QB、QC及QD的波形。
（4）实验过程及实验图：
1）实验图：
3.自循环移位寄存器一环形计数器。
⑴按图4－3接线，将A、B、C、D置为1000，用单脉冲计数，记录各触发器状态。
图4－3
改为连续脉冲计数，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果），观察记数器能否正常工作。
分析原因。
ABCD依次显示：
1000→1100→1110→1111→0111→0011→0001→0000→1000，能正常工作
⑵按图4－4接线，现非门用74LS10三输入端三与非门重复上述实验，对比实验结果，总结关于自启动的体会。
图4－4
（3）实验过程及实验图：
实验结果：
ABCD依次显示：
1000→0100→0010→0001→1000，不能自启动
四、实验报告
1.画出实验内容要求的波形及记录表格。
2.总结时序电路特点。
时序电路具有如下特点：
（1）路由组合电路和存储电路组成。
（2）电路中存在反馈，因而电路的工作状态与时间因素相关，即时序电路的输出由电路的输入和电路原来的状态共同决定。
实验5集成计数器
一、实验目的
1.熟悉集成计数器逻辑功能和各控制端作用。
2.掌握计数器使用方法。
二、实验仪器有为材料
1.双踪示波器一台
2.Dais或XK实验仪一台
3.器件74LS290十进制计数器2片
三、实验内容及步骤
1.集成计数器74LS290功能测试。
74LS290是二一五一十进制异步计数器。
逻辑简图为图5－1所示。
图5－174LS290逻辑图
74LS290具有下述功能：
⑴直接置0（R0⑴·R0⑵=1），
直接置9（R9⑴·R9⑵=1）
⑵二进制计数（CP1输入QA输出）
⑶五进制计数（CP2输入QDQAQB输出）
⑷十进制计数（两种接法如图5－2A、B所示）。
图5－2十进制计数器
（5）实验图：
2．计数器连接
分别用2片74LS290计数器连接成二位数五进制、十进制计数器。
⑴画出连线电路图。
⑵按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确。
⑶画出四位计数器连接图并总结多级计数器连接规律。
表5－1功能表
R0⑴
R0⑵
R9⑴
R⑵
输出
H
H
L
X
0000
H
H
X
L
0000
X
X
H
H
1001
X
L
X
L
计数
L
X
L
X
计数
L
X
X
L
计数
X
L
L
X
计数
表5－2十进制
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
1
0
1
6
0
1
1
0
7
0
1
1
1
8
1
0
0
0
9
1
0
0
1
表5－3双五进制
计数
输出
QD
QC
QB
QA
0
0
0
0
0
1
0
0
0
1
2
0
0
1
0
3
0
0
1
1
4
0
1
0
0
5
0
0
0
0
6
7
8
9
（4）实验过程及实验图：
双五进制
十进制：
3．任意进制计数器设计方法。
采用脉冲反馈法（称复位法或置位法），可用74LS290组成任意模（M）计数器。
图5－3是用74LS290实现模7计数器的两种方案，图（A）采用复位法，即计数计到M异步清0，图（B）采用置位法，即计数计到M-1异步置0。
图5－374LS290实现七进制数方法
当实现十以上时制的计数器时可将多片连接使用。
图5－4是45进制计数一种方案，输出为8421BCD码。
图5－4
⑴按图5－4接线，并将输出接到显示器上验证。
⑵设计一个六十进制计数器并接线验证。
⑶记录上述实验各级同步波形。
（4）实验过程及实验图：
45进制：
60进制：
四、实验报告
1．整理实验内容和各实验数据。
2．画出实验内容1、2所要求的电路图及波形图。
3．总结计数器使用特点。
（1）首先必须了解计数器的逻辑功能及功能表和引脚图。
计数器逻辑功能一般都用功能表或者时序图再附加文字说明，对于带有附加控制端的计数器，除了需要了解正常工作状态下电路的逻辑功能以外，还必须了解附加控制端的作用和用法。
（2）了解集成计数器的功能扩展方法，以及用反馈复位发和预置等方法改变计数器的模值。
根据给定的功能表和电路具体的连接情况，确定每个计数器的工作方式，进而找出电路状态的转换顺序和相应的输出（必要时可以画出状态转换图）。
（3）在多芯片组成的逻辑电路中，还要分析各芯片输出与输人之间的关系，最后得到整个电路的输出与输入间的逻辑关系。
升级会员 