数字存储示波器的设计与制作报告.docx

数字存储示波器的设计与制作报告.docx

《数字存储示波器的设计与制作报告.docx》由会员分享，可在线阅读，更多相关《数字存储示波器的设计与制作报告.docx（10页珍藏版）》请在冰点文库上搜索。

数字存储示波器的设计与制作报告

课程报告

学校：

XX：

班级：

学号：

日期：

2009年05月07日

数字存储示波器的设计与制作

摘要

本文介绍了一种基于单片机和FPGA的简易数字存储示波器的设计方案。

与传统模拟示波器相比，数字存储示波器不仅具有可存储波形、体积小、功耗低、使用方便等优点，而且还具有强大的信号实时分析处理功能。

在电子测量领域，数字存储示波器正在逐渐取代模拟示波器。

本系统是以FPGA为核心，包括前端模拟信号处理模块、单片机模块、显示模块和键盘输入模块。

单片机AT89S52控制整个系统键盘和点阵液晶模块实现人机交互。

通过面板按键可方便调整波形显示方式。

关键词：

FPGA；示波器；AT89S52

Abstract

Inthispaper,asingle-chipandFPGA-baseddigitalstorageoscilloscopesimpledesign.paredwithtraditionalanalogoscilloscopes,digitalstorageoscilloscopecanstorenotonlyhasthewaveform,smallsize,lowpowerconsumption,easytouse,etc.,butalsohaspowerfulreal-timeprocessingofthesignalanalysisfunction.Inthefieldofelectronicmeasurement,digitalstorageoscilloscopeisgraduallyreplacinganalogoscilloscope.FPGAsystemisatthecore,includingthefront-endanalogsignalprocessingmodules,single-chipmodule,displaymoduleandthekeyboardinputmodule.AT89S52Single-chipcontrolofthesystemkeyboardanddotmatrixLCDmoduletoachievehuman-puterinteraction.Throughthebuttonpanelcanbeeasilyadjustthewaveformdisplay.

Keywords:

FPGA；Oscilloscopes;AT89S52

1方案论证与分析

1.1核心处理器选择方案

方案一：

纯单片机方式。

完全由单片机来实现前级信号程控调理、采样保持电路及A/D转换器的控制、数据的处理及存储、波形显示和控制电路等功能。

方案二：

单片机与FPGA结合的方式。

由单片机来完成信号调理和人机界面等顶层控制功能，而由FPGA来完成采集和信号处理等底层的核心计算。

方案一的最大特点是只用单片机，系统规模可以做得很小，成本较低。

但是，单片机在处理高速信号时有些吃力，而且在时序控制方面也显得精度不足。

相比之下，方案二则更加合理和可靠。

FPGA的应用已经相当的普遍和成熟。

用其进行采样时钟控制和信号处理，是提高系统性能和指标最有效的方法。

因此，选择单片机与FPGA的结合来作为系统的核心处理器。

1.2前级信号调理方案设计

方案一：

一路调理。

所有信号都通过同一路信号调理电路，经过相应的衰减或放大设计，将信号幅度控制在合适的X围内，以便后级的数据采样。

方案二：

多路调理。

将不同频率X围或不同幅度X围的信号经过各自的电路进行调理。

示波器选择不同的档位，则选择了不同的信号通路。

方案一电路简洁，但由于信号的频率和幅度跨度都很大，给硬件电路的调试带来较大困难；方案二虽然可以对不同频率和幅度X围内的信号进行单独调试，降低了每一路通道对硬件电路的要求，但电路规模大、结构繁琐。

因此，选择方案一，精心设计实现电路，采用高速运放LM6361和高速比较器AD744组成的相应电路对输入信号进行调整。

1.3信号采样方式的选取

方案一：

实时A/D采样。

根据奈奎斯特采样定理，采样速率必须高于2倍的信号最高频率分量。

对于正弦信号，一周期内应有2个采样点。

为了不失真恢复被测信号，通常一周期内需要采样8个点以上。

为了配合高速模数转换器，采用FPGA控制M/D转换器的采样速率，以实现高速实时采样。

实时采样可以实现整个频段的全速采样，本系统设计选用ADI公司的12位高速A/D转换器AD9220，其最高采样速率可达10MHz。

方案二：

随机等效采样。

对于输入信号，设其周期为T，如果能够准确地得到其T/n的时间，那么就可以每隔一定时间采样一次，采n个数据点。

如果将逐次比较AD转换的各次比较过程分在各个不同的周期，但都对应相同的相位，从理论上来说于在一个周期内采样是等价的，而每次比较的时间总比完整的转换时间短得多，因此分周期逐次比较可以对频率更高的输入信号进行采样。

1.4双踪显示

本系统设计的双踪显示模块是以高速切换模拟开关选通两路信号进入采样电路，两路波形存储在同一个存储器的奇、偶地址位。

双踪显示时，先扫描奇地址数据位，再扫描偶地址数据位。

采用模拟开关代替一个模数转换器，避免两片高速A／D转换器相互干扰，降低系统调试难度，并且实现系统功能。

1.5触发方式

采用FPGA内部软件触发方式，通过软件设置触发电平，所设置的施密特触发器参数易于修改，从而抑制比较器产生的毛刺。

当采样值大于触发电平，则产生一次触发。

该方式充分利用了FPGA的资源，减少外围电路，消除硬件毛刺产生的干扰，易于调整触发电压。

1.6波形显示位置的调节

1.6.1行扫描调节

通过控制FPGA内部双口RAM（1KB）的起始地址的偏移量确定来控制波形的移动。

其具体方法是将滑动变阻器R上的电平通过模数转换器转换为数字信号传输给FPGA，再与初始电平数字信号（显示位置复位时，滑动变阻器R的电平采样值）相比较决定起始地址ADR0的偏移量。

该方法可易于实现波形满屏和自动显示功能。

1.6.2列扫描调节

MAX197采样A、B通道的Position电位器值，所得采样值经FPGA送至16位串行D／A转换器，MAX542产生直流电平，该直流电平与列扫描波形相加送至模拟示波器显示，实现波形上下移动。

为分离A、B通道，在读A通道波形数据时，FPGA必须将PositionA电位器的值送至D／A转换器；而在读B通道波形数据时，也必须将PositionB电位器的值送至D／A转换器，这样可在调节某一电位器时，实现相应通道波形上下移动。

1.7波形数据存储

数字示波器存储波形数据可采用外接的双口RAM或通用静态RAM，同时FPGA可控制RAM的地址线，从而实现波形数据的存储。

双口RAM可同时进行读写操作，由于本系统设计采用FPGA，因此可充分利用FPGA的逻辑阵列和嵌入式阵列，可将双口RAM写入FPGA内部，从而无需外接RAM，减少硬件电路，提高简易数字示波器的可靠性。

2系统设计方案

本系统设计框图如图1所示。

整个系统是以FPGA为核心，包括前端模拟信号处理模块、单片机模块、显示模块和键盘输入模块。

而信号的前级处理模块又包括射级跟随器、程控放大电路、整形电路。

A、B通道的信号经前级处理变为O～4V，AD9220对其采样。

波形存储控制模块将其采样数据写入FPGA内部RAM，再由波形显示控制模块进行显示。

FPGA通过编程设置实现测频、键盘扫描、显示驱动、波形存储控制等功能。

单片机AT89S52控制整个系统键盘和点阵液晶模块实现人机交互，通过面板按键可方便调整波形显示方式。

2.1系统硬件设计

2.1.1输入信号调理电路

图2前级信号调理电路

2.1.2信号采集电路

A/D转换器

这里采用的A/D转换器是美国TI公司生产的新型模/数转换器件TLC5510（ADC）。

它是一种采用CMOS工艺制造的8位高阻抗并行A/D芯片，能提供的最小采样率为20MSPS。

TLC5510引脚说明如图3所示。

图3TLC5510引脚

存储器

由于TLC5510高达20MSPS的采样率，单片机很难能达到这个速度，这时采用双口RAM——IDT7202，与之配合使用，以达到与单片机同步的目的。

IDT7202是AMD公司推出的一款先进/先出双口存储器。

存入数据的时间是12ns，即存入频率高达83MHz，完全可以与20MSPS的A/D匹配，所以两块芯片可以用同一时钟采样并存储。

IDT7202与TLC5510接口电路如图4所示。

图4IDT7202与TLC5510接口电路

2.1.3程控放大电路

采用模拟开关CD4051、宽带运算放大器AD844及精密电位器实现10mV／div～2V／div的多档垂直分辨率。

FPGA含有通道选择寄存器模块，通过单片机写入通道号控制模拟开关以选通不同的反馈电阻，实现不同放大倍数，将信号调理在满足AD9220的0～4V的X围内，具体电路如图5所示。

图4程控放大电路

2.1.4数据采集模块

本系统设计采用ADI公司的高速模数转换器AD9220实现波形信号的采集，AD9220最高采样速率可达10MHz，采用外部晶体振荡器8MHz，FPGA内部通过采样实现波形存储。

AD9220有直流耦合和交流耦合两种输入方式。

本系统设计采用直流耦合，0~5V的输入方式。

采用内部2．5V参考电压。

由于系统垂直分辨率只需255级，故采用AD9220的高8位。

数据采集电路如图6所示。

图6数据采集电路

2.2FPGA设计

系统采用VerilogHDL语言，在QuartusII软件下对FPGA进行逻辑电路的描述编程，可灵活实现系统所需电路和控制模块。

2．2．1触发模块

单片机先向FPGA模块写入设置的触发电压，FPGA内部相比较后，当采样值大于该触发电压时，则产生一次触发。

图7为触发模块。

图7触发模块

2．2．2程控放大控制模块

单片机首先以100mv／div的档位对信号采样，通过比较与该信号最近的模拟开关的通道号，然后写入控制字，产生相应通道号，实现垂直分辨率的调整。

2．2．3波形存储控制模块

该模块为RAM模块的写地址累加器，可控制波形的存储。

H_spring为单次和多次触发控制引脚，当为高电平时，单次触发，停止向RAM写入数据，所显示波形为存储波形；为低电平时，多次触发，当检测到一次触发时，即向RAM写一次数据，共lK个点，并在写操作时屏蔽触发。

写地址先写奇地址，存入通道一采样后的波形数据，后写偶地址，存入通道二采样后的波形数据。

如果连续多次检测不到触发时，向RAM中写入全0，显示一条直线，即实现自动捕捉功能。

波形存储控制模块如图8所示。

图8控制模块

2．2．4波形显示控制模块

　　该模块为读地址累加器，从RAM中读取数据，并产生行扫描和列扫描数据。

通过单片机写入累加器基地址，改变读取数据的起始位，实现波形的平移。

该模块还可计算波形的峰峰值、平均值，单片机可直接读回数值。

波形显示控制模块如图8所示。

2.3系统软件设计

系统软件设计实现人机交互、信息提示、系统启动与复位等功能。

首先系统初始化，显示默认通道波形，再等待按键按下。

当按键按下后，完成相应功能，显示相应波形，然后循环等待。

系统软件设计流程如图9所示。

图9系统设计流程图

3设计总结

本系统设计采用单片机作为核心控制器，充分利用FPGA的可编程逻辑功能，完成相关电路设计。

软硬件有机结合实现简易数字存储示波器的设计，系统总体功能完善，稳定性高，使用方便。

同时，通过本课程的学习不仅初步认识了高频方面的基础知识，如高频放大电路的设计、混频器的设计、倍频器的设计、预加重电路的设计等，而且更接触了现场可编程逻辑器件FPGA、CPLD，这些对于我以后学习电子线路EDA和高频电子线路打下了一定的基础，能使我更快地掌握这方面的知识。

参考文献

[1]康华光，邹寿彬，秦臻.电子技术基础—数字部分（第五版）[Z].：

高等教育，2006

[2]高吉祥等.全国大学生电子设计竞赛培训系列教程[Z].：

电子工业，2007

[3]唐继贤.51单片机工程应用实例[Z].：

航空航天大学，2009

[4]周润景.基于QuartusII的FPGA/CPLD数字系统设计实例[Z].：

电子工业，2006