数字逻辑与数字系统应用案例实例.docx
《数字逻辑与数字系统应用案例实例.docx》由会员分享，可在线阅读，更多相关《数字逻辑与数字系统应用案例实例.docx（41页珍藏版）》请在冰点文库上搜索。
数字逻辑与数字系统应用案例实例
数字逻辑与数字系统
（1）多路彩灯控制器的设计
一、实验目的
1．进一步掌握数字电路课程所学的理论知识。
2．熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。
3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。
4．培养认真严谨的工作作风和实事求是的工作态度。
5．作为课程实验与毕业设计的过度，课程设计为两者提供了一个桥梁。
二、任务和要求
实现彩灯控制的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成大型彩灯控制系统。
因为本次实习要求设计的彩灯路数较少，且花型变换较为简单，故采用移位寄存器型彩灯控制电路。
（1）彩灯控制器设计要求
设计一个8路移存型彩灯控制器，要求：
1.彩灯实现快慢两种节拍的变换；
2.8路彩灯能演示三种花型（花型自拟）；
3.彩灯用发光二极管LED模拟；
4.选做：
用EPROM实现8路彩灯控制器，要求同上面的三点。
（2）课程设计的总体要求
1．设计电路实现题目要求；
2．电路在功能相当的情况下设计越简单越好；
3.注意布线，要直角连接，选最短路径，不要相互交叉；
4.注意用电安全，所加电压不能太高，以免烧坏芯片和面包板。
三、设计方案
（1）总体方案的设计
针对题目设计要求，经过分析与思考，拟定以下二种方案：
方案一：
总体电路共分三大块。
第一块实现花型的演示；第二块实现花型的控制及节拍控制；第三块实现时钟信号的产生。
主体框图如下：
方案二：
在方案一的基础上将整体电路分为四块。
第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。
并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。
主体框图如下：
（2）总体方案的选择
方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。
这样设计，其优点在于：
设计思想比较简单。
元件种类使用少，且都较熟悉易于组装电路。
缺点则是：
中间单元电路连线过于繁多，容易出错。
且可能出现线与关系。
要避免这些，则势必造成门电路使用过多。
导致电路不稳定，抗干扰能力下降。
而后者则将以上两种功能分开设计，各单元电路只实现一种功能。
其优点在于：
电路设计模块化，易于检查电路，对后面的电路组装及电路调试带来方便。
缺点则是：
节拍控制电路采用可编辑逻辑电路，原理相对复杂，不易理解。
花型控制电路简单，花型也比较简单。
基于以上原因，加上为了确保短时间内完成课程设计，我选择了连线少，易于组装和调试的方案二。
四、设计电路
1.设计所使用的元件及工具：
74LS161（四位二进制同步计数器）----------------------2个；
74LS194（移位寄存器）------------------------------2个；
74LS151（八选一数据选择器）---------------------------1个；
74LS74（双D触发器）----------------------------------1个；
74LS20（双四输入与非门）----------------------------3个；
74LS04（六非门）------------------------------------2个；
发光二极管---------------------------------------------8个；
555-----------------------------------------------1个；
电容：
4.7μf----------------------------------------------1个；
0．01μf---------------------------------------------1个；
电阻：
150kΩ------------------------------------------------------------1个；
100Ω----------------------------------------------1个；
4.7kΩ-----------------------------------------1个；
实验板一个；
万用表一个；
钳子一个；
导线若干。
2.各个单元电路
（1）花型演示电路
由二片移位寄存器194级联实现。
其八个输出信号端连接八个发光二极管，用其输出信号控制发光二级管的亮灭实现花型演示。
三种花型变换样式
花型1：
8路灯分两半。
从左至右渐亮，全亮后，再分两半从左至右渐灭。
循环两次；
花型2：
从中间到两边对称地逐次渐亮，全亮后仍由中间到两边逐次渐灭。
循环两次；
花型3：
从左至右顺次渐亮。
全亮后逆序渐灭。
循环两次。
移存器输出状态编码表
我的设计是每种花型完整显示两遍，所以三种花型完全显示一遍需要的总结拍数为64，即1~16显示第一个花型，17~32显示第二个花型，33~64显示第三个花型。
要用194实现三个花型的连续显示必须对两片194的S1、S0和SL、SR一句节拍的变化进行相应的改变。
现将两片194分为低位片1和高位片2，再将其输出端从低位到高位记为L1~L8。
列出各花型和其对应的194的S1、S0、SL、SR的输入信号及节拍控制信号列表如下：
（用^Li表示Li的取非）
经过分析可以得到控制194高低位片的左移右移变化的控制量。
用QA~QH表示161从低位到高位的个输出端。
控制结果表达式如下：
电路图如下：
（2）花型控制信号电路
由二片161级联的模128（三种花型节拍每种显示两遍，再总体重复一遍的总节拍数）计数器。
161的级联用的是同步，并用^QH清零。
当三种花型全新显示一遍后（总共64拍）161的输出变为00000100所以将161高位片的Q2（即QG）信号输给节拍控制电路的151的A来通过节拍控制电路改变第二遍花型显示的频率。
161的CP脉冲来自节拍控制电路中74的输出端Y。
电路图如下：
（3）节拍控制电路
由一片151和一片74级联实现。
整体上实现脉冲频率的变换，即交替产生快慢节拍。
令74的Vcc，CLR，PR都接高电平，将^Q的输出接到D端，Q端的输出接到151的D1端。
令151的D0,D2,D3,D4,D5,D6,D7,B,C,G’,GND接低电平，Vcc接高电平，D0接时钟信号的CP脉冲，A端接由花型控制电路的QG输出。
所以Y端的输出就为：
Y=CP·^A+Q·A
（Q是74D触发器的输出端）由D触发器具有记忆功能，记录上一个状态，所以在每一个CP脉冲的上升沿，Q输出为上一次的记录（即一个脉冲）。
也就比时钟信号电路的CP脉冲慢了一拍。
所以通过A为0或1选择Y端输出的脉冲的频率。
A端接的是161的高位片的QG即当到达第64拍时QG为1接下来的65~128拍为变慢后的脉冲输出。
电路图如下:
（4）时钟信号电路
由一片555加上适当电容及电阻实现。
电容取：
4.7μf0.01μf
电阻取：
150kΩ4.7kΩ
电路图如下：
五、总体电路图
六、仿真结果
1．基本CP脉冲产生电路波形图与分频电路波形图
2.测试波形:
（列依次为CP脉冲,低位片194A,B,C,D,高位片194A,B,C,D）
花型一：
花型二：
花型三：
（2）自动售卖机
一、实验目的
1.学会应用数字电路课程的理论知识独立完成一个课程设计。
2.能够通过设计掌握独立分析和解决实际问题的能力。
3.通过设计掌握数字电路设计和制作的一般方法。
4.学会使用和查找设计有关的书籍和资料。
5.通过对实际电路的方案的分析比较、设计计算、元件选取、安装调试环节，初步掌握简单实用电路的分析方法和工程设计。
6.学会撰写课程设计总结报告，培养严肃认真的工作作风和严谨的科学态度。
二、任务和要求
以数字电子技术基础的基本理论为指导，将设计实验分为基础型和系统型两个层次，基础型指基本单元电路设计与调试，系统型指若干个模拟、数字基本单元组成并完成特定功能的电路设计、调试。
学习EDA电路设计方法，能熟练掌握理论电路应用实际。
学习电子系统电路的安装调试技术。
三、实验方案
1.电路的总体功能框图，如图1所示。
图1功能框图
2.工作原理
本设计的自动售票是由数据比较器，报警电路，累加电路，4位串行加法器，十进制计数器，单稳态触发器，传感器及各种控制电路组成。
判断电路用数字比较器组成，它会输出三种结果中的一种，第一种结果，当投入硬币面值小于所选邮票面值时，该端连接的报警器会自动报警，这里接红灯；第二种结果，当投入硬币面值等于所选邮票面值时，该端输出的信号分别和前面的邮票选择信号接与门，最后分别接一种颜色的指示灯；第三种结果，当投入硬币面值大于所选邮票面值时，在用不同的指示灯显示不同的邮票的同时，系统还要完成找钱功能。
把投币信号接在4位串行加法器的A端，同时把选邮票信号连到B端，然后把四位输出信号接一个BCD-七段显示译码器，而译码器的输出端连着数码显示器。
为最后要实现累加卖钱数功能，使用两个十进制计数器，以及三个555定时器来完成累加从1到99之间的数。
3.所需器件
反相器、74LS283加法器、74LS183全加器、7448译码器、DCD-HEX显示屏、彩色指示灯、74LS85比较器、74LS02或非门、74LS08与门、555定时器、74LS160计数器、开关
四、设计电路
1.数字比较器及出邮票电路，用来比较投入硬币面值和所选邮票面值，如图2所示。
图2比较器及出邮票电路图
2.找钱电路，用来显示当投入硬币面值大于所选邮票面值时，需要找钱数目，如图3所示。
图3找钱电路图
3.累加卖钱数电路，用来累加两位数内的卖出去的邮票面值，如图4所示。
图4累加卖钱数电路
五、电路总体图
六、仿真结果
（3）电子锁
一、实验目的
1、本电路按要求输入正确编码（BFHI）后能够解锁。
2、按下解锁键后输入信号给74LS74解锁
3、错误输入不能解锁。
4、解锁后LED亮
5、按空格键蜂鸣器发出声音。
二、任务和要求
本编码电子锁电路设计由清零部分、解码部分、振荡部分、蜂鸣器输出部分组成，清零部分由74LS00D、74LS74D等组成，当J10合上时，清零部分将四组74LSD的清零端CLR提供高电平，电路进入清零状态，当J10打开时，电路进入编码输入状态。
第一个触发器D1接高电平，四个触发器CLK分别接按键J2、J6、J8、J9，形成‘BFHI’编码。
当按下J2时，U1A的CLK电平由高变低，松手后，电平由低变高，形成上升沿触发。
D1输出端Q1=1，依次按J6、J8、J9，会使D2=Q1=1，D3=Q2=1，D4=Q3=1，Q4=1，将锁打开。
若顺序不对，锁打不开的。
U4B有三个输入端，一个通过J10接地，第二个与按键J1，J3，J4，J5，J7相连，这些按键若有一个按下，都将使D1-D4四个触发器置零，第三个经U10A，U10D及延时网络R1，C2与U7A相连，锁打开后，延时触发器复位。
延时时间长短取决于R1，C2的大小。
NE555与R10，R11，C2，C3等组成脉冲波发生器，通过U10B，U10C给蜂鸣器输出脉冲信号，以便发声。
74LS20是四输入与非门，74LS00是两输入与非门。
他们的逻辑关系都是有0出1，无0出0，所以利用74LS20和74LS00可以组成清零复位电路。
555的引脚功能为：
1脚接地；2脚称为触发输入TR，低电平有效；6脚为阀值输入端TH，高电平有效；4脚为总复位端MR，低平有效；7脚为放电端DIS；5脚为控制端UC；3脚为输出端U0。
利用时基集成块NE555组成了脉冲振荡电路。
74LS74的逻辑功能是：
当预置端PR、输入端D、清零端CLR均为高电平时，时钟端CLK有上升沿到来时，均会触发Q端输出高电平，（注：
顶部栏可查询更多元件资料及具体应用）利用这个功能可以设置编码。
三、实验方案
1、设计思路
共设了9个用户输入键，其中只有4个是有效的密码按键，其它的都是干扰按键，若按下干扰键，键盘输入电路自动清零，原先输入的密码无效，需要重新输入；如果用户输入密码的时间超过40秒（一般情况下，用户不会超过40秒，若用户觉得不便，还可以修改）电路将报警80秒，若电路连续报警三次，电路将锁定键盘5分钟，防止他人的非法操作。
2、总体方框图
3、设计原理分析
电路由两大部分组成：
密码锁电路和备用电源（UPS），其中设置UPS电源是为了防止因为停电造成的密码锁电路失效，使用户免遭麻烦。
密码锁电路包含：
键盘输入、密码修改、密码检测、开锁电路、执行电路、报警电路、键盘输、次数锁定电路。
四、设计电路
1、键盘输入、密码修改、密码检测、开锁及执行电路.
五、电路总体图
六、仿真结果
A点逻辑输出波形
B点逻辑输出波形
C点逻辑输出波形
D点逻辑输出波形
E点逻辑输出波形
（4）数字钟
一、实验目的
1、掌握数字电子钟的设计、组装与调试方法；
2、熟悉集成电路的使用方法。
3、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。
二、任务和要求
1、设计一个有“时”、“分”、“秒”显示，且有校时功能的电子钟；
2、用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；
3、画出框图和逻辑电路图，写出设计、实验总结报告；
4、选做：
整点报时。
在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz音频结束时刻为整点。
三、实验方案
数字电子钟主要分为数码显示器、60进制和24进制计数器、频率振荡器和校时这几个部分。
数字电子钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。
60进制可能由两片74LS161计数器串联置数而成，而小时的24进制可以采用 74LS161置数端触发实现。
频率振荡器可以由晶体振荡器分频来提供，也可以由 555定时器来产生脉冲并分频为1HZ。
主体思路如图1所示：
四、设计电路
1、秒脉冲产生电路
振荡器由555定时器组成，构成1Khz的振荡器。
图3-1-1中是由55定时器构成的1Khz的自激振荡器，其原理是：
0.7（2·R3+R4+R5）C4=1msf=1/t=1Khz
图2NE555构成1Khz的电路图3NE555构成的1Khz波形
2、分频器
由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。
本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。
故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。
如图2所示。
3、计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制，小时为二十四进制。
（1）六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS161组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。
其中，“秒/分”十位是六进制，“秒/分”个位是十进制，如图3所示。
CP
EPET
工作状态
0
置零
上升沿
1
0
预置数
1
1
01
保持
1
1
0
保持
上升沿
1
1
11
计数
图5芯片74LS161的功能图
（2）二十四进制计数
“24翻1”小时计数器是按照“01——02——03——……——23——24——01——02——……”规律计数的，这与日常生活中的计时规律相同。
在此实验中，小时的个位和十位计数器均由4位二进制同步计数器74LS161构成，将它们级连组成“24翻1”小时计数器。
计数器的状态要发生两次跳跃：
一是计数器计到9，即个位计数器的状态为QDQCQBQA=1001，在下一脉冲作用下计数器使个位异步置0，同时向十位计数器CLK端进1；二是计数器计到23后，在第24个脉冲作用下个位计数器的状态应为QDQCQBQA=0100，十位和个位均清零。
4、译码器和显示器
本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：
共阳极显示器或共阴极显示器。
74LS248译码器对应的显示器是共阴极显示器。
图6译码器和显示器
5、校时电路
当数字钟走时出现误差时，需要校正时间。
校时电路实现对“时”“分”“秒”的校准。
在电路中设有正常计时和校对位置。
本实验实现“时”“分”的校对。
对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我在原本接校时脉冲的端口接到了实验装置的“单次脉冲”端口，这样既时限内了防抖动，又可以利用手动操作来完成校时。
6、整点报时
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到
59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。
报时电路可选74HC30来构成。
74HC30为8输入与非门。
五、电路总体图
六、仿真结果
图8，总体仿真结果结束图
（5）五人表决器
一、实验目的
1.本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。
培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用。
2.用已学过的知识和对数字电子技术的基本理论，基本概念，基本方法和单元电路，逻辑部件的深入认识，而拓宽思路，扩大视野，进一步巩固，扩充所学知识，提高分析问题和解决问题的能力。
二、设计任务与要求
1．设计一个五人表决器，通过红绿两种不同颜色的灯来代表表决是否通过，并用数码管显示出同意的人数。
2．使用74HC138译码器芯片进行控制，按照少数服从多数的原则，多数人同意则通过，少数人同意则被否决。
用绿灯亮表通过，红灯亮表示否决。
3．学会根据已学知识设计具有某一特定功能的电路，学会基本电路的组装与调试。
三、设计方案
当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。
评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。
对逻辑电位进行译码，对译码后芯片的输出进行显示。
对于五人表决器，首先设五人分别为ABCDE，设Y为表决的结果。
其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）则绿灯亮（绿灯用“1”表示），红灯亮（红灯用“0”表示）。
五人表决器真值表
输入
输出
A
B
C
D
E
Y
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
1
1
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
1
1
1
0
1
1
0
0
0
0
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
1
1
0
0
0
0
0
1
0
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
1
1
0
1
0
0
0
1
0
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
0
1
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
如果绿灯亮了，则表示表决通过，若红灯亮了，表示不通过。
四、设计电路
芯片74HC138，是典型的集成译码器。
它是3线-8线译码器，该译码器有3位二进制输入ABC,它们共有8种状态的组合，即可译出八个输出信号，输出为低电平有效。
此外，还设置了3个使能端G1G2AG2B，为电路的扩展提供了方便。
74HC138集成译码器功能表
输入
输出
G1
G2A非
G2B非
C
B
A
Y0非
Y1非
Y2非
Y3非
Y4非
Y5非
Y6非
Y7非
*
H
*
*
*
*
H
H
H
H
H
H
H
H
*
*
H
*
*
*
H
H
H
H
H
H
H
H
L
*
*
*
*
*
H
H
H
H
H
H
H
H
H
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
H
H
L
H
H
H
H
H
H
H
L
L
L
H
L
H
H
L
H
H
H
H
H
H
L
L
L
H
H
H
H
H
L
H
H
H
H
H
L
L
H
L
L
H
H
H
H
L
H
H
H
H
L
L
H
L
H
H
H
H
H
H
L
H
H
H
L
L
H
H
L
H
H
H
H
H
H
L
H
H
L
L
H
H
H
H
H
H
H
H
H
H
L
74HC138外围引脚分布图
芯片74HC139，是双2线-4线译码器，它的输出也是低电平有效，符号匡内部的输入、输出变量表示其内部的逻辑关系。
74HC1392-4线译码器真值表
输入
输出
G非
B
A
Y0非
Y1非
Y2非
Y3非
1
*
*
1
1
1
1
0
0
0
0
1
1
1
0
0
1
1
0
1
1
0
1
0
1
1
0
1
0
1
1
1
1
1
0
升级会员 