数字电路与逻辑设计实验指导书.docx
《数字电路与逻辑设计实验指导书.docx》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计实验指导书.docx（21页珍藏版）》请在冰点文库上搜索。
数字电路与逻辑设计实验指导书
数字电路与逻辑设计实验指导书
1.数字电路与逻辑设计实验基本知识
在进行数字电路与逻辑设计实验之前，首先介绍一些基本知识。
1．1数字集成电路
集成电路（IntegratedCircuit）是相对分离元件而言的，简称IC。
它将若干没有封装的电路元件（如晶体管、电阻等）不可分割地联在一起，并在电学上加以互连，以完成特定的功能。
数字集成电路是指完成数字逻辑功能的集成电路。
在数字电路与逻辑设计教学实验中，经常使用的是中、小规模数字集成电路。
小规模数字集成电路主要是一些门电路，如四2输入与非门74LS00、六反相器74LS04等。
中规模数字集成电路是指计数器、数据选择器等。
综合实验中用到的是大规模数字集成电路，主要是CPLD和GAL。
具体地说，根据集成度的大小,集成电路分成SSI、MSI、LSI和VLSI四种，早期的小规模集成电路SSI
（Small—ScaleIntegration）中封装的是单门、双门、四门或多个门及双触发器、四触发器等。
随着半导体集成工艺的进展及一些逻辑部件的标准化和系列化，出现了中规模集成器件
MSI（Medium—SI）和大规模集成器件LSl（Large-SI）。
一般MSI每片器件上集成的门数在100个以下，LSI每片器件集成的门数在100个以上，而当今超大规模集成器件VLSI（VeryLarge-SI）中的门数已可做到数百万个。
通常VLSI是一些专门功能的电路、微处理机、存储器等器件。
组合电路设计方法，多数是以SSI器件为基础。
目前在数字系统中均广泛地采用以LSI及MSI为基础，辅以一些SSI。
在设计过程中主要是理解和分析清楚设计要求，选择合适的LSI或MSI器件，辅以一些SSI器件将它们组成符合设计要求的电路。
采用MSI器件为基础的设计，主要考虑的是所设计的电路能否满足功能要求、可靠性要求及价格要求，尽量减少集成器件的个数（而不是门数）。
目前LSI及MSI产品主要有两大系列：
TTL逻辑系列及MOS逻辑系列（ECL系列仅在少数超高速电路中应用）。
TTL系列用得较广泛，目前MOS工艺不断进展，其器件速度也已逐步赶上TTL系列．由于它功耗低、价格低，目前已应用得很广泛。
从逻辑设计的方法上看，应用哪一系列并无大的差别。
目前国内外常用的TTL／SSI和TTL／MSI集成电路系列是SN54／74系列（或简称54／74系列）。
54系列是军用产品，工作温度范围宽（-55℃～125℃）、功耗小、速度高，当然价格也很高。
74系列是民用产品，上述指标均较54系列低，但价格相对低廉。
SN54／74系列中又分四档，即SN54／74系列，SN54H／74H高速系列、SN54S／74S肖特基系列及SN54LS／74LS低功耗肖特基系列。
中、小规模数字IC中最常用的是TTL电路和CMOS电路。
TTL是晶体管—晶体管逻辑的简称，CMOS是互补金属氧化物半导体工艺的简称。
中、小规模CMOS数字集成电路主要是4XXX／45XX（X代表0到9的数字）系列。
TTL电路与CMOS电路各有优缺点。
TTL速度高，CMOS电路功耗小、电源范围大、抗干扰能力强。
由于TTL在世界范围内应用极广，获得了广泛应用，八九十年代发展起了高速CMOS电路HC（74HC系列），以及与TTL兼容的高速CMOS电路HCT（74HCT系列）。
这些电路以单一的+5V或者+3V做供电电源。
在数字电路及逻辑设计教学实验中，我们采用+5V作为供电电源，主要使用TTL的74系列电路作为实验用器件。
数字IC器件有多种封装形式。
为了教学实验方便，实验中所用的74系列器件封装
选用双列直插式。
图1．1是双列直插封装的正面示意图。
双列直插封装有以下特点：
（1）从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。
缺口左下的引脚号为1，引脚号按逆时针方向增加。
图12．1中的数字表示引脚号。
双列直插封装IC引脚数有14，16，20，24，28等若干种。
（2）双列直插器件有两列引脚。
引脚之间的间距是2．54毫米。
两列引脚之间的距离有宽（1．24毫米）、窄（7．62毫米）两种。
两列引脚之间的距离能够作较小改变，引脚间距不能改变。
将器件插入实验台上的插座中去或者从插座中拔出器件时要小心，不要将器件引脚搞弯或折断。
（3）74系列器件一般左下角的最后一个引脚是GND，右上角的引脚是Vcc。
例如，14
引脚的器件，引脚7是GND，引脚14是Vcc；20引脚器件的引脚10是GND，引脚20是Vcc。
但也有一些例外，例如16引脚的双JK触发器74LS76，引脚13（不是引脚8）是GND，引脚5（不是引脚16）是Vcc，，所以使用集成电路器件时要先看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。
数字电路综合实验中，使用的复杂可编程逻辑器件MACH4-64／32（或者ISPl016）是44
引脚的PLCC（PlasticLeadedChipCarrier）封装．图12.2是封装正面图。
器件上的小圆圈指示引脚1的所在位置，引脚号按逆时针方向增加，引脚2在引脚l的左边，引脚44在引脚1的右边。
MACH4-64／32电源引脚号、地引脚号与ISPl016不同，千万不要插错PLCC插座。
插PLCC器件时，器件的左上角（缺角）要对准插座的左上角。
拔PLCC器件应使用专门的起拔器。
实验台上的接线采用自锁紧插头、插孔（插座）。
使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。
拔出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。
不要使劲拔插头，以免损坏插头和连线。
必须注意，不能带电插、拔器件。
插、拔器件只能在关断+5V电源的情况下进行。
1．2数字波形
使用数字电路时，用逻辑电平表示它的输入和输出状态。
在使用+5V电源的环境中，TTL电路的逻辑低电平用“0”表示，约O.3V-0.8V；高电平用“1”表示，约2.5V-4.5V。
除了用逻辑电平表示数字电路的输人输出状态外，还可以用波形图表示。
将逻辑电平随时间的变化用波形图表示称做脉冲数字波形。
数字波形可分周期性数字波形和非周期性
数字波形。
在一定时间区间内连续重复变化的波形称为周期性数字波形，或称为周期性脉冲波形。
图12．3所示就是一简单的周期性数字波形。
在一定时间区间中不连续重复变化的波形称为非周期性数字波形。
数字波形是离散量。
二进制数字只有“o”和“1”的变化，反映在波形图上是“高电平”和“低电平”的变化。
在使用+5V电源的TTL电路中，电压值2.5V-4.5V都是高电平，
1.3V-0.8V都是低电平。
在数字逻辑关系中，考虑的重点是电平的变化，而不是具体的电压值。
在实验中画波形图要注意这一点。
—个脉冲波形主要有下列参数：
·周期T：
数字波形重复的最小时间间隔称为周期，周期的单位是时间单位。
常用的
时间单位之间的换算关系如表12.1所示。
·频率f：
频率是单位时间内脉冲信号重复的次数。
频率是周期的倒数。
表12.2是
各种频率单位之间的换算关系。
·脉宽t：
脉宽指的是脉冲处于峰值的时间，在正逻辑中，指电平处于高电平时的时
间。
.占空比η：
占空比指的是在某一特定的脉冲波形中脉宽t占整个脉冲信号周期T
的百分比：
η=（tw∕Τ）×100％
式中：
η—-—脉冲波形的占空比；
tw——脉冲波形的脉宽；
T-------脉冲波形的周期。
·上升时间tr：
脉冲波形从低电平到高电平过程中，幅度从10％上升到90％所用
时间。
·下降时间tƒ：
脉冲波形从高电平到低电平过程中，幅度从90％下降到10％所用
时间。
1．3数字电路测试及故障查找、排除
设计好一个数字电路后，要对其进行测试，以验证设计是否正确。
测试过程中，发
现问题要分析原因，找出故障所在，并解决它。
数字电路实验也遵循这些原则。
数字电路测试大体上分为静态测试和动态测试两部分。
静态测试指的是，给定数字
电路若干组静态输入值，测试数字电路的输出值是否正确。
数字电路设计好后，在实验台
上连接成一个完整的线路。
把线路的输入接电平开关输出，线路的输出接电子指示灯，按
功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。
静态测试是检查设计是否正确，接线是否无误的重要一步。
在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合
设计要求，这是动态测试。
有些数字电路只需进行静态测试即可，有些数字电路则必须进
行动态测试。
一般地说，时序电路应进行动态测试。
2.数字电路的故障分析、查找和排除
在数字电路实验中，出现问题是难免的：
重要的是要会分析问题，找出出现问题的
原因，从而解决它。
一般地说，有四个方面的原因产生问题（故障）：
器件故障、接线错误、
设计错误和测试方法不正确。
在查找故障过程中，首先要熟悉经常发生的典型故障。
2.1器件故障
器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。
不言而
喻，器件失效肯定会引起工作不正常，这需要更换—个好器件。
器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器
件工作不正常。
对于器件接插错误有时不易发现，需仔细检查。
判断器件失效的方法是用集成电路测试仪测试器件。
需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。
对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，—般的集成电路测试仪不能测试。
测试器件的这些参数，须使用专门的集成电路测试仪。
2.2接线错误
接线错误是最常见的错误。
据有人统计，在教学实验中，大约百分之七十以上的故障
是由接线错误引起的：
常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不
良；连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；
连线过长、过乱造成干扰。
接线错虽造成的现象多种多样，例如器件的某个功能块不工
作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。
解决方法大致
包括：
熟悉所用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一
定要接对、接好；检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检
查连线中有无断线。
最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接
接线要规范、整齐，尽量走直线、短线，以免引起干扰。
2.3设计错误
设计错误自然会造成与预想的结果不一致。
原因是对实验要求没有吃透，或者是对
所用器件原理没有掌握。
因此实验前—定要理解实验要求，掌握实验线路原理，精心设
计。
初始设计完成后—般应对设计进行优化。
最后画好逻辑图及接线图。
2.4测试方法不正确
如果不发生前面所述三种错误，实验一般会成功。
但有时测试方法不正确也会引起
观测错误。
例如，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳的假像。
因此要学会正确使用所用仪器、仪表。
在对数字电路测试过程中，由于测试仪器、仪表加到被测电路上后，对被测电路相当于一个负载．因此测试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。
不过，在数字电路实验中，这种现象很少发生。
当实验中发现结果与预期不一致时，千万不要慌乱。
应仔细观测现象，冷静思考问题所在。
首先检查仪器、仪表的使用是否正确。
在正确使用仪器、仪表的前提下，按逻辑图
和接线图逐级查找问题出现在何处。
通常从发现问题的地方，一级一级向前测试，直到找
出故障的初始发生位置。
在故障的初始位置处．首先检查连线是否正确。
前面已说过，实
验故障绝大部分是由接线错误引起的，因此检查一定要认真、仔细。
确认接线无误后，检
查器件引脚是否全部正确插进插座中，有无引脚折断、弯曲、错插问题。
确认无上述问题后，取下器件测试，以检查器件好坏，或者直接换—个好器件。
如果器件和接线都正确，则需考虑设计是否正确的问题了。
2.5使用器件常识：
1．对与或非门而言，如果一个与门中的—条或几条输入引脚不被使用，则需将它们接高电平
2．如果一个与门不被使用，则需将此与门的至少一条输入引脚接低电平。
3．二输入四与非门74LS00中的任一个与非门二输入端连在一起时，此与非门即可当成非门使用。
4．J-KFF的J端和K端相连，即构成T-FF，正因为此，在器件商场是买不到T-FF的。
3．基本实验
3.1实验一器件认知及基本逻辑门逻辑功能测试
一、实验目的
1.认知逻辑器件的外形和引脚的排列。
2．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
3．熟悉TTL中、小规模集成电路的使用方法。
4.对逻辑器件的逻辑功能进行测试和验证。
5.掌握"Dais数字电路实验系统”仪器的使用方法。
二、实验所用器件和设备
1．二输入四与非门74LS001片
2．二输入四或非门74LS281片
3.二输入四异或门74LS861片
4．Dais数字电路实验系统1台
5．万用表1个
三、实验内容
1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2.测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
四、实验提示．
1.将被测器件插人实验台上的集成块插座中。
2．将器件的引脚7与“地（GND）”连接，将器件的14引脚与+5V连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平为“0”或为“1”。
4.将被测器件的输出引脚与实验台上的电平指示灯（即发光二极管）连接。
指示灯亮表示输出电平为“1”，指示灯灭表示输出电平为“0”。
五、实验报告要求
1．画出三个实验的接线图。
2．用真值表表示出实验结果。
3.2实验二用全与非门构成全加器
一、实验目的
1.掌握全加器的逻辑功能和真值表。
2．掌握用全与非门构成全加器的方法。
二、实验所用器件和设备
1.二输入四与非门74LS002片
2．三输入三与非门74LS101片
3．六反相器74LS041片
4.Dais数字电路实验系统1台
三.实验内容
1．画出全加器的电路图。
2．全与非门构成全加器，并搭出电路。
四．实验提示
二输入四与非门74LS00中的任一个与非门二输入端连在一起时，此与非门即可当成非门使用。
五．实验报告要求
1．用真值表形式说明全加器的功能。
2．画出用全与非门构成的全加器的电路图。
3.3实验三三态门实验
一、实验目的
I．掌握三态门逻辑功能和使用方法。
2．掌握用三态门构成总线的特点和方法。
二、实验所用器件和设备
1．四2输入正与非门74LS001片
2．三态输出的四总线缓冲门74LS1251片
3．万用表l个
4.Dais数字电路实验系统1台
三、实验内容
1．74LS125三态门的输出负载为74LS00一个与非门输入端。
74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
2．74LS125三态门的输出负载为74LS00一个与非门输入端，74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。
同时测试74LS125三态输出时74LS00输出值。
3．用74LS125两个三态门输出构成一条总线。
使两个控制端—个为低电平，另
一个为高电平。
一个三态门的输入接1MHz信号，另一个三态门的输入接500KHz信号。
用万用表测三态门的输出。
四、实验提示
1.三态门74LS125的控制端c为低电平有效。
2．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
五．实验报告要求
1．画出实验的逻辑电路图。
2．写出每个实验的实验现象。
3．分析实验1和实验2中三态门输出电压不同的原因。
3.4实验四数据选择器和译码器
一、实验目的
1．熟悉数据选择器的逻辑功能
2．熟悉译码器的逻辑功能，
二、实验所用器件和设备
1．双4选1数据选择器74LS1531片
2.双2-4线译码器74LSl391片
3．万用表1个
4．Dais数字电路实验系统1台
三.实验内容
1．测试74LS153中一个4选1数据选择器的逻辑功能。
4个数据输入引脚CO—C3分别接实验台上的10MHz，1MHz，500KHz，100KHz脉冲源。
变化数据选择引脚A，B的电平和使能引脚G的电平，产生8种不同的组合。
观测每种组合下数据选择器的输出波形。
2．测试74LS139中—个2—4译码器的逻辑功能。
4个译码输出引脚Y0~Y3接电平指示灯。
改变引脚G，B，A的电平，产生8种组合。
观测并记录指示灯的显示状态．
四．实验报告要求
1．画出实验接线图。
2．根据实验结果写出74LS139的真值表。
3．根据实验结果写出74LS153的真值表。
4．分析74LS139和74LS153中引脚G的功能。
3.5实验五触发器
一、实验目的
1．掌握RS触发器、D触发器、JK触发器的工作原理，
2．学会正确使用RS触发器、D触发器、JK触发器。
二、实验所用器件和设备
l四2输入正与非门74LS00l片
2．双D触发器74LS741片
3．双JK触发器74LS731片
4．Dais数字电路实验系统1台
三、实验内容
1．用74LS00构成一个RS触发器，R，S端接电平开关输出，Q端接电平指示灯。
改变R，S的电平，观测并记录Q端的值。
2．双D触发器74LS74中一个触发器的功能测试。
（1）将CLR（复位），PR（置位）引脚接实验台电平开关输出，Q引脚接电平指示灯。
改变CLR，PR的电平，观察并记录Q的值。
（2）在
（1）的基础上，置CLR，PR引脚为高电平，D（数据）引脚接电平开关输出，CP（时钟）引脚接单脉冲，在D为高电平和低电平的情况，分别按单脉冲按钮，观察Q的值，记录下来。
4．制定对双JK触发器74LS73一个JK触发器的测试方案，并进行测试。
四、实验提示
74LS73引脚11是GND，引脚4是Vcc。
五、实验报告要求
1画出实验内容1的原理图，写出其真值表。
2．写出实验内容2各步的现象，按如下形式写出实验内容2的真值表。
表中的“X”用高电平H，或者低电平L，或者保持不变代替。
3．写出双JK触发器74LS73中一个触发器的功能测试方案，及每步测试出现的现象。
参照上表形式写出该JK触发器真值表。
3.6实验六简单时序电路
一、实验目的
掌握简单时序电路的分析、设计、测试方法。
二、实验所用器件和设备
1．双JK触发器74LS732片
2．双D触发器74LS742片
3．四2输入与非门74LS001片
4.Dais数字电路实验系统1台
三、实验内容
1双D构成的二进制计数器（分频器）
（1）按图12．6接线。
（2）将Q0，Q1，Q2，Q3复位。
（3）由时钟输入单脉冲，测试并记录Q0，Q1，Q2，Q3的状态。
（4）由时钟输入连续脉冲，观测Q0，Q1，Q2，Q3的波形。
2．用2片74LS73构成一个二进制计数器，重做内容1的实验。
3．异步十进制计数器
（1）按图12.7构成一个十进制计数器。
（2）将QO，Q1，Q2，Q3复位。
（3）由时钟端CLK输入单脉冲，测试并记录Q00，Ql，Q2，Q3的状态。
（4）由时钟端CLK输入连续脉冲，观测Q0，Ql，Q2，Q3的状态。
4．自循环寄存器
（1）用双D触发器74LS74构成一个4位自循环寄存器。
方法是第1级的Q端接第2级的D端，依次类推，最后第4级的Q端接第1级的D端。
4个D触发器的CLK端连接在一起，然后接单脉冲时钟。
（2）将触发器Q0置1。
Q1、Q2、Q3清0。
按单脉冲按钮，观察并记录Q0，Q1，Q2，Q3的值。
四、实验提示
1．74LS73引脚11是GND，引脚4是Vcc。
2．触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发。
五、实验报告要求
1．写出实验内容1中，用单脉冲做计数脉冲时，Q3，Q2，Q1，Q0的状态转移表。
画出连续计数时钟下Q0，Q1，Q2和Q3的波形图。
2．Q0，Q1，Q2，Q3构成计数器吗？
如果是计数器，那么是递增还是递减?
3．画出实验内容2的电路图。
4．写出实验内容3中，用单脉冲作计数脉冲时，Q3，Q2，Ql，Q0的状态转移表。
画出连续计数时钟下Q0，Ql，Q2和Q3的波形图。
5．画出实验内容4的电路图。
写出单脉冲做计数脉冲时，Q3，Q2、Q1，Qo的状态转移表。
3.7实验七计数器
一、实验目的
1．掌握计数器74LSl62的功能。
2．掌握计数器的级连方法
3.熟悉任意模计数器的构成方法。
4.熟悉数码管的使用。
二．实验说明
计数器器件是应用较广的器件之一。
它有很多型号，各自完成不同的功能，供使用中根据不同的需要选用。
本实验选用74LS162作实验用器件。
74LS162引脚图见附录。
74LS162是十进制BCD同步计数器。
Clock是时钟输入端，上升沿触发计数触发器翻转。
允许端P和T均为高电平时允许计数，允许端T为低电平时禁止进位Carry产生。
同步预置端Load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。
清除端Clear为同步清除，低电平有效，在下—个时钟的上升沿将计数器复位为o。
在计数值等于9时，74LS162进位位Carry为高，脉宽是1个时钟周期，可用于级联。
三、实验所用器件和设备
1．同步4位BCD计数器74LS1622片
2．二输入四与非门74LS001片
3.Dais数字电路实验系统1台
四、实验内容
1．用1片74LS162和1片74LS00采用复位法构—个模7计数器。
用单脉冲做计数时钟，观测计数状态，并记录。
用连续脉冲做计数时钟，观测并记录QD，QC，QB，QA的波形。
2．用1片74LS162和1片74LS00采用置位法构一个模7计数器。
用单脉冲做计数时钟，观测计数状态，并记录。
用连续脉冲做计数时钟，观测并记录QD，QC，QB，QA的波形。
3．用2片74LS162和1片74LS00构成一个模60计数器。
2片74LS162和QD，
QC，QB，QA，分别接两个数码管的D，B，C，A。
用单脉冲做计数时钟，观测数码管数字的变化，检验设计和接线是否正确。
五、实验报告要求
1．画出复位法构成的模7计数器的电路图，写出单脉冲做计数脉冲时，QD，QC，QB，QA的状态转移表。
画出连续计数脉冲下QD，QC，QB，QA波形图。
2．画出置位法构成的模7计数器的电路图，写出单脉冲做计数脉冲时，QD，Qc，QB，QA的状态转移表。
画出连续计数脉冲下QD，QC，QB，QA波形图。
4
升级会员 