数字时钟课程设计报告.docx
《数字时钟课程设计报告.docx》由会员分享，可在线阅读，更多相关《数字时钟课程设计报告.docx（17页珍藏版）》请在冰点文库上搜索。
数字时钟课程设计报告
《电子线路课程设计报告》
系另1」：
机电与自动化学院
专业班级：
电气及自动化技术1001
学生姓名：
陈星涯
指导教师：
梁宗善
i=r
（课程设计时间：
2012年1月3日——2012年1月13日）
华中科技大学武昌分校
1.课程设计目的3页
2.课程设计题目描述和要求3页
2.1课程设计题目3页
2.2课程设计要求3页
3.比较和选定设计的系统方案4页
3.1数字钟的构成4页
4.单元电路设计及工作原理5页
4.1时基电路5页
a.多谐振荡器的工作原理5页
4.2计数器7页
a.中规模计数器组件介绍7页
b.60进制计数器8页
C.12翻1计数器9页
4.3译码器10页
4.4显示器10页
4.5校时电路11页
4.6定时控制电路12页
4.7仿广播电台正点报时电路13页
5.调试过程及分析14页
5.1显示器故障排查14页
5.2计数器调试及分析15页
5.3校时电路的调试16页
5.4增加抗干扰电路16页
5.5闹时电路的调试17页
5.6仿广播电台整点报时电路调试17页
6.课程设计总结17页
7.参考文献19页
8.附件一：
电子时钟主体电路电路图20页
9.附件二：
扩展电路电路图21页
10.附件三：
系统所需元器件清单22页
11.课程设计成绩23页
一、设计任务与目的
数字时钟是一种利用数字电路技术实现时、分、秒计时的装置，与传统的机械式时钟相比，它具有更高的准确性和直观性，性能稳定，使用寿命长，且无机械传动装置。
此外，它还具有整点报时、定时响闹功能，因此在人们日常的生活、学习、工作中有广泛的使用，已经成为了一种不可缺少的必需品。
数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序逻辑电路。
因此，我们此次设计与制作的目的是了解数字时钟的原理，从而学会制作数字钟。
通过数字时钟的制作，进一步了解在电子产品制作中用到的中小规模集成电路的作用及实用方法，学习与掌握各种组合逻辑电路与时序逻辑电路的原理与使用方法。
二、课程设计题目描述和要求
1、课程设计题目
设计一个有“时”、“分”、“秒”显示，且有校时功能的数字电子钟。
2、课程设计要求
a.振荡器电路设计；
b.分频器电路设计；
c.时、分、秒计数器的设计；
d.时、分、秒译码显示电路的设计；
e.60进制电路，24进制电路（或12翻1电路）设计；
f.校时电路设计；
g.定时控制电路的设计；
h.仿电台整点报时电路的设计。
三、比较和选定设计的系统方案
1•数字钟的构成
数字时钟实际上是一个对标准频率（1HZ进行计数的计数电路，由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1kHz时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
2•数字钟组成方框图
由图可见：
本数字钟电路主要由震荡器、分频器、校时电路、时
分秒计数器、译码显示器及整点报时电路、定时控制电路构成。
它们的工作原理是：
由震荡器产生的高频脉冲信号作为数字钟的时间基准，再经过分频器输出标准“秒脉冲”送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12翻1计数器。
译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。
校时电路用来对时、分显示数字进行调整；整点报时电路则根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时；定时控制电路由指定时刻发出的信号，驱动音响电路。
四、单元电路设计及工作原理
1.时基电路
时基电路的作用是产生一个标准时间信号（高电平持续时间为1s）。
本次课程设计时基信号由555定时器组成的多谐振荡器和3片74LS90构成的分频器产生，如图附件二时基电路电路图。
a.多谐振荡器的工作原理
多谐振荡器是能产生矩形波的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器。
由555定时器构成的多谐振荡器如图1所示，R1,R2和C是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R2和C的连接处，将放电端（7脚）接到R1，R2的连接
由于接通电源瞬间，电容C来不及充电，电容器两端电压uc为
低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出uo为高电平，放电管VT截止。
这时，电源经R1,R2对电容C充电，使电压uc按指数规律上升，当uc上升到（2/3）Vcc时，输出uo为低电平，放电管VT导通，把uc从（1/3）Vcc上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的长短
与电容的充电时间有关。
充电时间常数T充二（R1+R2）Co
由于放电管VT导通，电容C通过电阻R2和放电管放电，电路进人第二暂稳态.其维持时间TPL的长短与电容的放电时间有关，放电时间常数T放=R2C0随着C的放电，uc下降，当uc下降到（1/3）Vcc时，输出uo。
为高电平，放电管VT截止，Vcc再次对电容c充电，电路又翻转到第一暂稳态。
不难理解，接通电源后，电路就在
两个暂稳态之间来回翻转，则输出可得矩形波。
电路一旦起振后，uc
电压总是在（1/3〜2/3）Vcc之间变化。
图1（b）所示为工作波形。
2•计数器
秒脉冲信号经过6级计数器，分别得到“秒”个位、“秒”十位、
“分”个位、“分”十位以及“时”个位、“时”十位的计时。
“秒”、
“分”、计数器为60进制，小时为24进制。
a.中规模计数器组件介绍
二-五-十进制计数器74LS90内部具有两个独立的计数器：
一个
是模二计数器；另一个为模五计数器；它的功能除计数外，还可以直
接置零和直接置9，74LS90功能表见表⑴。
74LS90计数时序见表⑵。
74LS90功能表:
R0
（1）
R0
（2）
R9
（1）
R9
（2）
Qd
Qc
Qb
Qa
H
H
L
X
L
L
L
L
H
H
X
L
L
L
L
L
X
X
H
H
H
L
L
H
X
L
X
L
计数
L
X
L
X
计数
L
X
X
L
计数
X
L
L
X
计数
表1
74LS9C计数时序:
计数
二-十进制
二-五混合进制
输
出
输
出
Qd
Qc
Qb
Qa
Qa
Qd
Qc
Qb
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
2
0
0
1
0
0
0
1
0
3
0
0
1
1
0
0
1
1
4
0
1
0
0
0
1
0
0
5
0
1
0
1
1
0
0
0
6
0
1
1
0
1
0
0
1
7
0
1
1
1
1
0
1
0
8
1
0
0
0
1
0
1
1
9
1
0
0
1
1
1
0
0
b.60进制计数
“秒”计数器电路与“分”计数器电都是60进制，它由一级10进制
计数器和一级6进制计数器连接构成，如图2所示，采用两片中规模集
成电路74SL90串接起来构成的“秒”、“分”计数器。
图2
IC1是十进制计数器，QD1作为十进制的进位信号，74LS90计数器是十进制异步计数器，用反馈归零方法实现十进制计数，IC2和与非门组成六进制计数。
74LS90是在CP信号的下降沿翻转计数，QA2和QC2相与0101的下降沿，作为“分”（“时”）计数器的输入信号。
QB2和QC20110高电平1分别送到计数器。
清零R01和R02,74LS90内部的R01和R02与非后清零而使数器归零，完成六进制计数。
由此可见IC1和IC2串联实现了进制。
C.12翻1计数器
小时计数电路是由74LS74和74LS191组成的12翻1计数，如图3所示。
当数字时钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲的时数字时钟应自动显示为01时00分00秒。
时个位
EF
+5
分进位脉
图3
3•译码器
译码是将给定的代码进行翻译。
计数器采用的码制不同，译码电路也不同。
CC4511驱动器是与8421BCD编码计数器配合用的七段译码驱动器。
CC4511配有灯测试LT、动态灭灯输入RBI、灭灯输入/动态灭灯输出BI/RBO,当LT二“0”时，CC4511输出全“T。
CC4511的使用方法参照该器件功能的介绍。
CC451啲输出端和计数器对应的输出端、CC451啲输出端和七段显示器的对应段相连。
4•显示器
当数字钟的计数器CP永冲的作用下，按60秒为一分、60分为一个小时，24小时为一天的计数规律计数时，就应将其状态显示成清晰的数字符号。
这就需要将计数器的状态进行译码并将其显示出来。
本设计采用现在广泛使用的七段字符显示器来输出的数字，这种
字符显示器由七段可发光的线段拼合而成，显示器有两种：
共阳极或
共阴极显示器。
共阳极数码管的七个发光二极管的阳极接在一起，而
七个阴极则是独立的。
共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。
当共阳极数码管的某一阴极接低电平时，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。
共阴极数码管则需输出高电平有效的译码器去驱动。
CC4511译码器对应的显示器是共阴（接地）显示器。
5.校时电路
校时电路实现对“时”、“分”、“秒”的校准。
在电路中设有正常
计时和校时位置。
“秒”、“分”、“时”的校准开关分别通过RS触发器
控制。
如图4
6.定时控制电路设计
设计要求上午7时39分发出闹时信号，持续时间为一分钟。
因为7时39分对应的数字钟的时个位计数器的状态（Q3Q2Q1Q0
H1=0111,分十位计数器的状态为（Q3Q2Q1Q0）M2=00,分个位计数器的状态为（Q3Q2Q1Q0M2=1001若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点
39分响，持续一分钟后停响。
所以闹时控制电路信号Z的表达式为
Z=（Q2Q1Q）H1-（Q1Q2M2-（Q3Q0M1-M式中M=1
用与非门实现上式所表达的逻辑功能，则可以将Z进行布尔代数变换，即
Z=（Q2Q1Q0）H1*（Q1Q2）M2•（Q3Q0）M1
实现上式的逻辑电路图如图5所示，其中74LS74为四输入二与非门，74LS03为集电极开路的2输入四与非门，因0C门的输出端可以线与，使用时在它们的输出端与电源之间应该接一电阻R,外接电阻R的最大值
Vcc-Vohmin
Rmax=
nloHmllH
当OC门输出为低电平时，外界电阻R最小值
oVcc-VOLmin
Rmax=
nIOL-mLlL
这里R=3.3kQ。
图5
由图5可见上午7点39分时，音响电路的晶体管导通，则扬声器发出1kHz的声音。
持续一分钟后晶体管因输入端为“0”而截止，电路闹停。
7.仿广播电台正点报时电路
仿广播电台正点报时电路的功能要求是：
每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为正点时刻。
设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间均为1秒。
如表3所示。
由表3可得：
Q3S1二“0”时500Hz输入音响；Q3S1二“1”1kHz输入音响。
只有当分十位的Q2M2Q0M211，分个位的Q3M1Q0M牡11。
秒十位的Q2s2Qos2=11及秒个位的Q0S仁1时，音响电路才能工作。
仿电台正点报时的电路如图6所示。
CT（秒）
Qjsl
Qzst
Qifil
功W
•50
:
0
0
0
0
51
0
0
0
1
鸣低音
1
52
0
0
1
0i
■停
53
0
0
]
!
i
鸣低音
54
0
1
0
0
停
55
0
f
0
J
鸣低音
56
0
1
L
0
停
57
0
I
1
1
鸣低音
58
1
1
0
0
0
停
59
1
0
0
1
鸣离音
00
L0
0
0
Q
停一
表3
分代史—
Qu
分牛位丫
Q】1
五、调试过程及分析
1.显示器故障排查及分析
搭建好电子时钟的主体电路后，使用函数信号发生器输出频率为
1Hz,幅值为5V的方波信号连接到电子时钟秒计数器74LS90的CPA端，发现显示器显示出来的是乱码，后将+5电源分别加在CC4511与显示器abcdefg脚相连的9到15脚，发现其中一个显示器有一段不亮，于是推测该段坏掉了或者该段现对应的阳极线路接触不好，后将
连接该脚的电线拔掉换了一根线，再检测，显示正常，但是乱码依然存在，仔细的检查CC451啲9到15脚分别通电后显示器各个段发亮的对应位置，发现g脚与f脚接反了，将接线改好后，显示器正常。
在后来的调试过程中发现多个显示器出现个别显示段不亮，使用同样
的方法检测发现显示器是烧坏，经老师指导原来是我们的电路没有给显示器串联限流电阻，导致显示器电流过大极易损坏，于是给显示器串联一个51欧姆的电阻，问题得到解决。
2.计数器调试及分析
在给秒位计数器的CPA端输入频率为1Hz,幅值为5V的方波信号后，显示器并没有进位也没有随着脉冲信号跳动，分析是74LS90出
了故障，更换一个74LS90后问题依然存在，于是仔细对照电路图检查线路，发现74LS90的置零端没有接地，将74LS90的置零端接地
后秒个位显示器正常计数，但是秒十位的计数出现紊乱。
首先为了判断是74LS90的进位脉冲是否正常，将74LS90的11脚连线拔出，连接到示波器观察、测量，经计算发现11脚输出波形正常，接着将函数信号发生器产生的信号连接到74LS92的CR端，发现秒时位的显示器计数依然紊乱，继续检查74LS92与CC4511之间的接线，发现Q2脚与Q0脚接错，将接线改正后给74LS92的CP端接入信号，秒十位的显示器正常计数，将秒个位74LS90的11脚与秒十位的74LS92连接好，给秒个位接入1Hz方波信号，秒十位进位正常，到此为止秒的60位进制计数器以及显示器调试完成工作正常。
使用同样的方法调试分的60位进制计数器和时的12翻1计数器以及相应的译码器，全部调试完成，可以正常工作。
3.校时电路的调试
主电路的所有计数器以及译码器调试完成后，将校时电路接入，给电路输入100Hz方波信号后秒显示计数正常，但是分的个位没有进位，将秒十位的进位脉冲直接连接到分个位74LS92的CP端，通入信号后分的进位正常，但是时的个位不进位，同样将分十位的进位脉冲直接连接到74LS191的CP端，时的个位开始进位，依次判断，是校时电路出了故障。
后检查三个74LS00集成2输入四与非门的接线，没有发现错误，于是怀疑是元件损坏，更换74LS00后发现问题依然
存在，后进一步检查整体电路恍然发现74LS00的地线没有接入主线路的地线，连接地线后秒、分、时进位终于都正常了。
4.增加抗干扰电路
为了验证时钟的稳定性和提高效率，使用函数信号发生器输出频率为1KHz的方波接入到秒个位计数器74LS92的CP端，使时钟开始工作，观察各个计数器的工作情况。
发现时十位在“翻1”的时候很
不稳定，有时候“翻1”有时候甚至“乱跳”，在老师的指导下给电源并联一个大电容和一个小电容，组成抗干扰电路，并且将D触发器即74LS74的1SD端接高电平，再次试验，每次12点过后都顺利“翻1”了，也不会“乱跳”，电路抗干扰能力明显加强。
5•闹时电路调试
主体电路调试完毕后搭建闹时电路与主体电路连接并接通电源。
设定在7点39分报时一分钟，结果实验时每个小时段的39分都会报时，分析逻辑表达式和电路后初步判断问题出在报时电路时个位与主体电路的连接处，将主体电路时间调到7点39分后除去主体电路进位脉冲，使时钟停留在7点39分，用示波器分别检测报时电路4输入二与非门各处电平，发现与表达式（Q2Q1Q）H仁111M=1—致。
于是将主体电路的时间跳到10点39分，继续检查上述与非门各脚电平（Q2Q1Q0H仁010M=1与预期一致，继续检测与非门输出脚，为高电平，与预期一致，再检测OC门的输出脚，为高电平与预期相反，于是判断判断OC门74LS03损坏，更换后再次检测，与预期一致。
调节主体电路，使其在7点30分开始工作，到7点39分时准确报时持续一分钟，使时钟工作到其他时间段，在39分时均未报时。
6.仿广播电台正点报时电路调试
依照电路图搭建好仿广播电台正点报时电路并接入主体电路，通
电后电子时钟开始工作，经观察，在准点前十秒开始每隔一秒发出低鸣声，准点后结束。
与预期结果一致。
六、课程设计总结
经过二周课时的构思、设计，我的数电课程设计一一数字时钟最终得以圆满结束。
通过紧张而充实的课程设计，我不仅提高了动手操作能力，还对我以后所要做的毕业设计有了初步的了解。
做好一个课
程设计或毕业设计不仅要具备扎实的书本知识并会善于应用，还要学
不出来，结果没有了耐心，都想放弃了，还好跟我的同组的陈力同学非常细心，每次由我接线，他帮我检查，几乎总能帮我精准的检查出错误，为我们节省了很多时间，也提高了我的积极性和信心。
另外，通过这次课程设计，暴露出了我的很多性格上的缺点，缺乏耐心，容易粗心，同时让我体会到了实际的工作与书本上的知识是有一定距离的，我们还需要进一步的学习。
从客观上对自己在书本中所学的知识有了感性的认识，使自己更加充分地理解了理论与实际的关系，在这次课程设计中，我学会了如何看电路图，读电路图，如何利用网络资源，并对数字电路的应用和开发的设计思想有了更进一步的了解和掌握，使自己的知识体系更加健全，加深了对数字电子技术的了解。
从这次设计中，我体会到，如果将我们在大学里所学的知识与更多的实践结合在一起，用实践来检验真理，使一个大学生具备较强的处理基本事务的能力与比较系统的专业知识，进一步锻炼自身的动手能力，为将来能在社会上立足打下坚实的基础。
七、参考资料
[1]梁宗善•电子技术基础课程设计•华中科技大学出版社，2009
[2]朱定华•电子电路测试与实验•清华大学出版社，2004
[3]朱定华•模拟电子技术基础•清华大学出版社北京交通大学出版社，2005
[4]朱定华•现代数字电路与逻辑设计•清华大学出版社北京交通大学出
版社，2007
[5]华成英，童诗白•模拟电子技术基础（第四版）•高等教育出版社，2006
[6]阎石•数字电子技术基础（第五版）•高等教育出版社，2006
[7]康华光•电子技术基础（第五版）模拟部分•高等教育出版社，2006
[8]康华光•电子技术基础（第五版）数字部分•高等教育出版社，2006
[9]陈大钦，罗杰•电子技术基础实验（第三版）•高等教育出版社，2008
[10]罗杰，谢自美•电子线路设计•实验•测试（第四版）•电子工业出
版社，2008
[11]毕满清•电子技术实验与课程设计（第三版）•机械工业出版社，2005
课程设计成绩：
项目
业务考核成绩（70%
（百分制记分）
平时成绩（30%
（百分制记分）
综合总成绩
（百分制记分）
数字电子时钟
注：
教师按学生实际成绩（平时成绩和业务考核成绩）登记并录入教务MIS系统，由系统自
动转化为“优秀（90〜100分）、良好（80〜89分）、中等（70〜79分）、及格（60〜69分）和不及格（60分以下）”五等。
指导教师评语：
指导教师（签名）：
20年月曰
升级会员 