数字时钟课程设计.docx
《数字时钟课程设计.docx》由会员分享，可在线阅读，更多相关《数字时钟课程设计.docx（20页珍藏版）》请在冰点文库上搜索。
数字时钟课程设计
天津大学仁爱学院
数字电子钟
《数字电子钟课程设计》
辅导老师：
班级：
电子科学与技术2班
姓名：
涂燕群
学号：
6008202309
课程设计实验报告
2010年9月15日
1.前言……………………………………………………………………...3
2.课程设计的目的………………………………………………………...3
3.课程设计描述和要求…………………………………………………...3
4.课程设计报告内容………………………………………………………3
4.1设计原理…………………………………………………………………4
4.2设计原理总体方框图………………………………………………4
4.3单元电路设计……………………………………………………………4
4.3.1555震荡电路………………………………………………………….4
4.3.2计数器………………………………………………………………...5
4.3.3分频电路………………………………………………………………6
4.3.4校准电路.…………………………………………………………….6
4.3.5整点报时电路…………………………………………………….…....8
4.4整体电路图………………………………………………………………..9
5.所用芯片及规格…………………………………………………………….9
6.系统的调试及应注意的问题………………………………………………10
7.心得体会…………………………………………………………………….11
附：
芯片资料………………………………………………………………..13
1前言
数字钟是一种用数字电路技术实现时，分，秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。
经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。
本次课程设计要求设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时，分，秒，数字钟的时间基准一秒对应现实生活钟的时钟的一秒。
供扩展的方面涉及到整点自动报时，因此，研究数字钟及扩大其应用，有着非常现实的意义。
2课程设计的目的
1）掌握数字钟的设计，组装与调试方法。
2）熟悉集成元器件的选择和集成电路芯片的逻辑功能和使用方法。
3）掌握面包板结构及其接线方法。
4）熟悉仿真软件的使用。
3课程设计描述和要求
设计一个数字电子钟，具体要求如下:
（1）电子钟以一昼夜24小时为一个计数周期。
（2）能够显示“时”（0~23），“分”（0~59），“秒”（0~59）。
（3）具有整点报时的功能并且是报时五次，间隔一秒，鸣叫一秒，前四次为低音，频率为500Hz，最后一次为高频，频率为1000Hz。
4课程设计报告内容
4.1设计原理
数字式计时器一般由振荡电路，分频器，计数器，译码器，显示器及校准电路，整点报时电路组成。
1.其工作原理为：
秒信号送入分频器产生1Hz的频率送到校准电路，再送到计数器进行计数，把累积的结果以‘时’，‘分’，‘秒’的数字显示出来，然后由秒脉冲送到报时电路实现报时。
4.2设计原理总体方框图
4.3单元电路设计
4.3.1555振荡电路
（1）可产生精确的时间延迟和振荡，内有3个5KΩ的电阻分压器，故称555。
（2）电源电压电流范围宽，双极型：
5~16V，CMOS:
3~18V。
（3）可以提供TTL及CMOS数字电路兼容的接口电平。
（4）可输出一定的功率，可驱动微电机、指示器、扬声器等。
（5）应用：
脉冲波形的产生与交换、仪器与仪表、测量与控制、家用电子玩具等领域。
（6）TTL单项定时器型号的最后3位数字的555，双定时器的为556；CMOS单项定时器的最后4位为7555，双定时器为7556,。
他们的功能和外部引排列完全相同。
使用NE555多谐振荡器来产生1000Hz的信号。
通过改变相应的电阻电容值可使频率微调，电路的振荡周期为T=0.7（R4+R5）C1。
4.3.2计数器
时间计数器电路由秒个位和秒十位计数器，分个位和分时位计数器及时个位计数器和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分时位计数器为60进制计数器，而根据设计要求，十个位和十位计数器为24进制计数器。
采用中规模集成电路CC4518利用反馈清零法通过异步级联实现计数功能。
数字时钟的记数显示控制
在设计中，我们使用的是CC4518十进制计数器，来实现计数的功能。
实验中主要用到了置数清零功能（特点：
消耗一个时钟脉冲），清零功能（特点：
不耗时钟脉冲），在上级控制下级时通过组合电路（主要利用与非门）实现，在连接电路的时候要注意强调使能端的连接，其影响到整个电路是否工作。
电路的控制原理如下：
秒脉冲由个位向十位进位0000—0001—0010—0011—0100—0101—0110—0111—1000—1001实现个位的计数,采用的是置数的方式（利用RCO端口）将个位的最高位与十位的使能端连接，当电路计数到1001时紧接着高位出现下降沿，使其触发十位使能端，致使十位开始计数，实现了个位向十位进位的功能。
在秒区十位向分区个位进位时，基本原理同上：
0000—0001—0010—0011—0100—0101产生了六个脉冲的时候向下一级输出一个时钟脉冲，利用的还是脉冲下降沿触发使能端，目标仍是实现正确的计时显示。
在时区个位向十位进位同上，将十位的输出为2的控制端通过与门输入接入个位和十位的CR端，实现了时区的清零功能，及整个电路的清零。
分区的显示及整个电路反馈清零：
当数值达到：
23:
59的时候实现清零的工作，采用CLR清零的方式为反馈清零。
4.3.3分频电路
通常，数字钟的555振荡器输出的频率极高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，将555的振荡信号通过3片74LS90级联将1KHz分频得到1Hz的秒脉冲。
4.3.4较准电路
当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：
首先截断正常的计数通路，然后再进行人工触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正功能，因此，应截断分个位的直接计数通路，并采用正常的计时信号与校正信号可以随时切换的电路接入其中。
在实验实现过程中使用的是通过开关（普通开关）来实现高低电平的切换，手动赋予需要的高低电平来实现脉冲的供给，将脉冲提供到所需要的输入（CLK）端口，实现校时，仿真过程中能够正常校时并且在校时时达到了预定的效果；而在我们进入实际电路连接的时候，利用开关（手控导线点触实现）来实现校时再不像仿真那样的精确了，原因分析是由于使用的是普通的开关同时利用的是手动的对CLK端口赋予脉冲信号，在实现手动生成脉冲信号的过程中产生了扰动，即相当于产生了多个脉冲信号对需要的数码管进行校时，如此，并没有达到仿真的精确效果，但是在实验中通过改进电路的校时方式，不是用手触开关产生脉冲信号（如若需要用手触则需要使用一个锁存器实现去抖动，才能够在脉冲生成的时候不产生干扰的脉冲，实现正常的校时），而是使用信号发生器实现信号的提供，对需要校时的数码管在相应的CLK端口提供脉冲信号实现校时，利用此方式实现校时则比手触开关方式效果要好。
4.3.5整点报时
报时功能的实现原理较为简单，即对所需要报时的输出量进行控制，并对控制产生的信号作为音箱发声的信号源，例如我们的报时时间59分51秒-53秒-55秒-57秒为由1000Hz信号通过CC4013分频产生的500Hz信号产生低音，而59秒则是由555输出的1000Hz产生高音。
4.4整体电路原理图
4.5所用芯片及规格
序号
器件名称
型号
规格
数量
1
数字集成电路
NE555
5V
1
2
数字集成电路
CC4518
5V
3
3
数字集成电路
CC4011
5V
4
4
数字集成电路
CC4012
5V
1
5
数字集成电路
CC4013
5V
1
6
数字集成电路
CC4069
5V
2
7
数字集成电路
74LS90
5V
3
8
开关
由面包板上的
高低电频控制
3
9
电阻
3.0KΩ
1
10
电阻
5.1KΩ
1
11
电阻
40Ω
1
12
电位器
10.0KΩ
1
13
三极管
8050
1
14
喇叭
1
6系统的调试及应注意的问题（注：
在仿真时所有芯片规格必须为5V）
1．秒脉冲电路的安装和调试
按电路图在面包板上连线，NE555的输出端接示波器，并调整电位器的电阻，观察示波器的波形和频率,使产生脉冲周期为1ms。
（即频率为1000HZ）
接1/10分频（即74LS90分频）时应该注意74LS90应该5脚接电源，10脚接地。
将1KHz频率送入分频器（即连接14脚），注意1脚必须与12脚相连否则无法分频，用示波器检察各级分频器的输出端（即QD脚）频率是否符合要求，最后输出应该为1Hz。
如若出现问题即可用发光二极管或者示波器分别检测3个芯片的输出端，看是否有脉冲输出。
2.计数器译码显示电路的安装和调试
按电路图在面包板上连线。
因为CC4518内含有两个同步十进制计数器，所以只要用三片CC4518。
注意连接时秒，时，分的清零端（即CR脚）要连接正确。
观察在CP作用下，输出显示器，对正是60进制还是24进制。
在调试过程中，要注意以下几个问题：
（1）根据CC4518的功能表，当触发脉冲由CP端输入时，EN端应接高电平，此时CP上升沿触发；当触发脉冲由EN端输入时，CP输入端接低点平，此时CP下降沿触发。
（所以在连接时，若是EN输入，则秒、分脉冲输出为Q2）
（2）CR为异步复位端，高电平有效。
当CR为高电平时，计数器复位；正常计数时，应使CR=0。
（3）芯片连接时，注意其管脚的输出与输入正确连接（特别是4011和4069）。
3.校时电路的安装和调试
按电路图在面包板上连线将电路输出。
拨动开关，观察显示器显示情况。
注意：
秒和时的控制开关为L时停止，分的控制开关为H时停止。
4.整点报时电路的安装和调试
按电路图所示连接电路，必须连接准确。
测试时，输入500hz,1000hz的信号，观察计数器在CP信号的作用下，喇叭发出声响的情况。
应注意的问题：
（1）在插面包板时所剥的铜线过长使面包板的内部出现问题，导致部分电路短路，可以利用万用表测量，可查看接线的地方是否短路。
（也可以用示波器进行检测）
（2）在使用直流稳压电源时应特别注意电流的控制，必须是恒压输入。
由于实验芯片过多，所以在整体的面包板上要合理布置芯片，方便使连接时不出错，整个板面看起来整洁，易查。
（3）芯片连接要注意接地和接电源，注意是16还是14接电源（注：
74LS90为10接GND，5接VSS。
）
（4）校准电路时一定要认清4069的输入和输出管脚，否则校准没用。
时脉冲，分脉冲都要检查必须接到了使能端，才能实现进位功能。
对于校准电路的开关在面包板上直接采用高低电平来控制。
（5）连接好校时电路和秒计数器显示电路后，拨动开关，使秒计数，计数不清零时检查CR端，不进位时检查EN端。
计数器的Q0Q1Q2Q3一定要细心和报时电路及显示器连接正确，否则报时不准或显示不正常。
（6）计数器CR端要准确接入分和时接入不一，注1Q3必须与2EN连接否则个位与十位之间不进位。
（7）喇叭声音过低，接一个放大电路实现。
（8）喇叭响音低。
检查放大电路的E端和C端接反，应该把发射极E端接喇叭，C端接电源。
（若声音小，放大器C端可以不接电阻）
7心得体会
当我们降临大三时，迷茫的时间里来了一个课程设计。
心中满是兴奋与期望，起初高兴的也只限于课程设计的两个礼拜不用上课而已。
当真正的动起手来时，感觉其实并不是很轻松了，至少要自己动手了，图书馆与XX都成了生活的必须，总算从万千资料中造就了原理图，然后就有了动手的冲动，说白了是一种渴望成功的冲动吧。
从最初的茫然到兴奋再到最后的成功，这当中都充满了喜怒哀乐。
在这两周里学会了很多，特别是课堂上学不到东西。
学会了自己动手，学会了如何去达到一个目的，学会了怎么去独立思考。
在这里终于体会到从学习到实践再到应用的快乐，想想当一个完整的电路搭建好时，内心多么的高兴于自豪，在心里默默的说：
我成功了。
我们都不是废材，所有的废材只是没有去做，去动手而已。
第一次搭建这么复杂的电路，让我明白人生不管做什么都要全心的投入，细心的去做，遇到问题一定要冷静思考。
这些种种无形的财富都为我们以后展翅飞翔打下夯实的基础。
通过这次设计，我对数字电路设计中的逻辑关系等有了一定的认识，对以前学的数字电路又有了一定的新认识，温习了以前学的知识，但在设计的过程中，遇到了很多的问题，有一些知识都已经不太清楚了，但是通过一些资料又重新的温习了一下数字电路部分的内容。
在这次设计中也使我们更加成熟起来，学会独立，学会面对。
在整个设计过程中我懂得了许多东西，也培养了我独立工作的能力，树立了对自己工作能力的信心，相信会对今后的学习工作生活有非常重要的影响。
而且大大提高了动手的能力，使我充分体会到了在创造过程中的探索的艰难和成功的喜悦。
虽然这个项目还不是很完善，但是在设计过程中所学到的东西是这次课程设计的最大收获和财富，使我终身受益。
我不敢说以后一定要学得怎么样，至少现在懂得一定要善于观察，积极思考，态度认真，坚持到底细心做好每一件事，不要忽视任何的存在。
特别要感谢我的指导老师，感谢您的全心指导，感谢你给与的教诲。
经历这个课程设计得到了很多无形的财富，这些都是老师您在教学中无形传授给我们的，虽然我现在学得不怎么样，但我不怕失败，并勇敢地走下去。
附：
芯片资料
1CC4518逻辑符号：
引出端功能符号
1CP、2CP时钟输入端
1CR、2CR清除端
1EN、2EN计数允许控制端
1Q0~1Q3计数器输出端
2Q0~2Q3计数器输出端
VDD正电源
VSS地
2CC4069逻辑符号：
引出端符号：
1A～6A数据输入端，
Vcc正电源，Vss地，
1Y～6Y数据输入端
3CC4011逻辑符号：
引出端符号1A－4A，1B－4B输入端，
1Y－4Y输出端，VDD正电源，
Vss地
4CC4012逻辑符号：
引出端符号：
1A－2A，1B－2B，1C－2C，
1D－2D输入端
1Y－2Y输出端，
VDD正电源Vss地
5CC4013逻辑符号：
引出端符号
1D－2D数据输入端
1CP－2CP时钟输入端
1SD－2SD，1RD－2RD直接复位端
1Q－2Q原码输出端
1Q－2Q反码输出端
VDD正电源Vss地
674LS90逻辑符号：
引出端符号：
CP1接脉冲，CP2接QA，SP1,SP2,RO1,RO2接地，QD接下一的CP，VDD正电源，Vss地
7NE555逻辑符号：
1：
地2：
触发3：
输出4：
复位5：
控制电压6：
阀值7：
放电端8：
电源
（参考书籍：
《数字电子技术基本教程》阎石主编
《555时基电路原理设计与应用》陈有卿叶桂娟主编
《基于Multisim10的电子仿真实验与设计》王莲英主编）
升级会员 