数字时钟课程设计报告.docx

上传人:b****2 文档编号:1613511 上传时间:2023-05-01 格式:DOCX 页数:12 大小:213.50KB
下载 相关 举报
数字时钟课程设计报告.docx_第1页
第1页 / 共12页
数字时钟课程设计报告.docx_第2页
第2页 / 共12页
数字时钟课程设计报告.docx_第3页
第3页 / 共12页
数字时钟课程设计报告.docx_第4页
第4页 / 共12页
数字时钟课程设计报告.docx_第5页
第5页 / 共12页
数字时钟课程设计报告.docx_第6页
第6页 / 共12页
数字时钟课程设计报告.docx_第7页
第7页 / 共12页
数字时钟课程设计报告.docx_第8页
第8页 / 共12页
数字时钟课程设计报告.docx_第9页
第9页 / 共12页
数字时钟课程设计报告.docx_第10页
第10页 / 共12页
数字时钟课程设计报告.docx_第11页
第11页 / 共12页
数字时钟课程设计报告.docx_第12页
第12页 / 共12页
亲,该文档总共12页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

数字时钟课程设计报告.docx

《数字时钟课程设计报告.docx》由会员分享,可在线阅读,更多相关《数字时钟课程设计报告.docx(12页珍藏版)》请在冰点文库上搜索。

数字时钟课程设计报告.docx

数字时钟课程设计报告

 

数字电子技术课程设计报告

题目多功能数字钟

学院机械工程学院

专业测控技术与仪器

班级

学生姓名

学号

2014年1月6日至1月10日共1周

指导教师(签字)

 

数字时钟

摘要

数字电子钟就是一种用数字显示秒﹑分﹑时的记时装置,与传统的机械时钟相比,它一般具有走时准确﹑显示直观﹑无机械传动装置等优点,因而得到了广泛的应用:

小到人们的日常生活中的电子手表、电子闹钟,大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。

本课程设计就是要通过简单的逻辑芯片实现数字电子钟。

要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60与24进制的计数器,再通过数码管显示,构成简单数字时钟。

关键词数字时钟、计数器、555芯片、分频器

技术要求

1、能显示24小时制的时、分、秒(23小时59分59秒);

2、具有校时功能,可以分别对时或分进行单独校时,使其校正到标准时间;

3、用555定时器组成的多谐振荡器产生时钟脉冲,脉冲频率稳定在1KHz;

4、用三级74LS90组成千分频器,用千分频器将555多谐振荡器产生的1KHz时钟脉冲降频到1Hz。

5、具有闹钟功能。

 

一、系统综述

数字时钟电路就是一个典型的数字电路系统,其由时、分、秒计数器以及校时与显示电路组成。

其主要功能为计时、校时。

利用60进制与24进制递增计数器子电路构成数字时钟系统,由2个60进制同步递增计数器完成秒、分计数,由1个24进制同步递增计数器完成小时计数。

秒、分、时计数器分别都以两个74LS160同步级联而成,秒、分、时计数器之间采用异步级联的方式。

清零电路

24进制

时计数器

60进制

分计数器

数值比较器

数值比较器

555振荡器

分频器

显示器

显示器

显示器显示器显示器

 

24进制60进制60进制

时计数器分计数器秒计数器

 

校时电路校分电路

}

 

图1、设计框架图

二、单元电路设计

1、60进制计数器

分与秒的计数器为60进制计数器,该计数器有两片74LS160十进制计数器U1、U2与一片74LS13与非门组成。

图2、60进制计数器电路图

第一个状态最后一个状态

图3、60进制计数器模拟结果

2、24进制计数器

时的计数器为24进制计数器,该计数器有两片74LS160十进制计数器U13、U17与一片74LS10与非门组成。

图4、24进制计数器电路图

第一个状态最后一个状态

图5、24进制计数器模拟结果

3、555多谐振荡器

石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点,被应用于家用电器与通信设备中。

因其具有极高的频率稳定性,故主要用在要求频率十分稳定的振荡电路中作谐振元件。

用石英晶体振荡器作为脉冲产生器,能够使数字时钟达到很高的精度。

同时成本也相对较高。

这里就是采用的就是有555芯片组成的多谐振荡器来作为频率脉冲产生器,其输出的脉冲频率为1KHz。

555芯片组成的多谐振荡器要输出符合要求的频率脉冲,其对电阻与电容的精度要求较高。

不太容易输出严格符合要求的频率脉冲。

由公式得:

T≈0、7(R2+2R1)C2

f=1/T≈1、44/(R2+2R1)C2

计算得:

C2=1、0uF;R2=440Ω;R1=500Ω

经仿真模拟把R2调整为400Ω时,输出频率更加接近于1KHz。

图6、555多谐振荡器电路图

 

图7、555多谐振荡器模拟结果

 

4、千分频器

千分频器由3个74LS90级联而成,每级分频将频率为上一级的十分之一。

三级级联组成千分频器,把555多谐振荡器产生的1KHz脉冲降低到1Hz,用以供计数器计数,达到时钟的效果。

图8、千分频器电路图

(图中函数信号发生器输出的为10KHz的方波信号)

图9、千分频电路模拟结果

5.振荡器与分频器连接

6、时钟电路(包括校时电路)

把两个60进制计数器与一个24进制计数器一异步级联的方式连载一起,就组成了数字时钟的电路。

其中开关J1控制整体清零,J2控制校准时,J3控制秒清零,J4控制校准分。

校时、分脉冲由脉冲发生器提供,每经过一个脉冲周期被校准计数器的个位增加一。

图6、时钟电路图

 

7、闹钟功能

闹钟功能与上述部分一样,通过设置时、分数值,链接两边显示器通过比较器比较结果输出信号

 

三、系统综述

使用经千分频器处理过的555多谐振荡器产生的脉冲信号,代替函数信号发生器给时钟电路提供脉冲信号。

经过把上述各单元电路组合在一起就构成了数字时钟的整体电路,该电路基本上实现了设计要求。

图8、总体电路图

图9总体电路图

 

结束语

这次课程设计就是对这学期数字逻辑课程所学内容的一次综合练习,从中不仅强化了我对教材中知识的理解与掌握。

而且也拓展了我在数字电子技术方面的知识,与对自己所学专业的认识。

课程设计更就是一个把所学知识应用于实践的过程,它对我动手能力的提高不言而喻。

同时我从这次课设中知道:

知识不仅仅就是写在书本上的文字与死板的理论,它更就是指导我们实践的工具。

一些比较简单的逻辑器件,经过一定的理论知识分析,将它们组合在一起就构成了我们生活中普遍应用,几乎必不可少的电子时钟。

完成课程设计的任务以后,瞧到自己的成果感到很有成就感,从而加强了自己对本课程的兴趣,更加有利于对本课程方面知识的进一步拓展性学习。

 

参考文献

1.林涛主编《数字电子技术基础》清华大学出版社2006、06

2.姜书艳主编《数字逻辑设计及应用》清华大学出版社2007、12

3.WilliamKleitz陶国彬、赵玉峰译《数字电子技术——从电路分析到技能实践》科学出版社2008、01

4.荀殿栋徐志军《数字电路设计实用手册》电子工业出版社2003、07

 

元器件明细表,附图

序号

名称

型号参数

数量

1

加法计数器

74LS160D

10

2

555定时器

555-VIRTUAL

1

3

非门

7405N

2

4

与非门

7413N、7410N

3、2

5

分频计数器

74LS90N

3

6

电阻

400Ω、500Ω

1、2

7

电容

1、0uF、0、01uF

1、1

8

导线

若干

9

数码管

DCD-HEX、DCD-GREEED

10

10

比较器

74LS85N

4

11

与门

74LS09D

3

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 工作范文 > 行政公文

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2