计算机组成原理课后答案.docx

计算机组成原理课后答案.docx

《计算机组成原理课后答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理课后答案.docx（62页珍藏版）》请在冰点文库上搜索。

计算机组成原理课后答案

第一章计算机系统概论

1．比较数字计算机和模拟计算机的特点。

答：

模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。

数字计算机的主要特点是按位运算，并且不连续地跳动计算。

模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字0和1表示数据，采用数字计数的计算方式，程序控制的控制方式。

数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。

2．数字计算机如何分类？

分类的依据是什么？

答：

数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

3．数字计算机有哪些主要应用？

答：

数字计算机的主要应用有：

科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。

4．冯.诺依曼型计算机的主要设计思想是什么？

它由哪些主要组成部分？

答：

冯.诺依曼型计算机的主要设计思想是存储程序并按地址顺序执行，它由运算器，控制器，存储器，接口及I/O设备组成。

5．什么是存储容量？

什么是单元地址？

什么是数据字，什么是地址字？

答：

存储器所有存储单元的总数称为存储器的存储容量。

每个存储单元都有编号，称为单元地址。

如果某字代表要处理的数据，称为数据字。

如果某字为一条指令，称为指令字。

6．什么是指令？

什么是程序？

答：

每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。

7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？

答：

计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。

8．什么是内存？

什么是外存？

什么是CPU？

什么是适配器？

简述其功能。

答：

内存是指计算机内的半导体存储器，包括ROM和RAM。

ROM用来存放监控程序和一些不变的数据表格，RAM存放正运算的程序和正在处理的数据，外存通常指的是磁盘、磁带、光盘存储器等，用于存放暂不运行的程序和暂不处理的数据。

CPU是运算器和控制器的合称，适配器是指连接主机与外设一个中间电路，也叫接口，其作用相当于一个转换器，保证外设用与主机要求相适应的形式发送和接收信息。

9．计算机的系统软件包括哪几类？

说明它们的用途。

答：

计算机的软件包括系统软件和应用软件。

系统软件用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能及用途。

它可分为四类：

（1）各种服务性程序，如诊数据程序、排错程序、练习程序等；

（2）语言程序，如汇编程序、编译程序、解释程序等；（3）操作系统程序；（4）数据库管理系统（DBMS）。

而应用软件是用户利用计算机来解决某些问题而编制的程序，如工程设计程序，数据加工程序，自动控制程序，企业管理程序、情报检索程序、科学计算程序等等。

10．说明软件发展的演变过程。

答：

在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。

11．现代计算机系统如何进行多级划分？

这种分级观点对计算机设计会产生什么影响?

答：

现代计算机系统可分为五个层次，第一级是微程序设计级；第二级是一般机器级；第三级是操作系统级；第四级是汇编语言级；第五级是高级语言级。

其中前二级是硬件系统、后两级是软件系统对硬件系统的功能扩展，第三级是可以说是软件与硬件的一个交界面。

这种分级不是绝对的，也不是惟一的，比如随着大规模集成电路和固件的发展，硬件的功能在不断往上层延伸。

而且，不同的硬件结构，其层次也不同，如硬布线控制器的计算机，就没有微程序级。

12．为什么软件能够转化为硬件？

硬件能够转化为软件？

实现这种转化的媒介是什么？

答：

随着大规模集成电路和计算机系统结构的发展，实体硬件机的功能范围不断从一、二级向三、四级扩展，原因有：

（1）容量大、价格低、体积小、可改写的只读存储器提供了软件固化的良好物质基础，固件即固化的软件，从功能上讲是软件，从形态上看又是硬件。

（2）在一片硅单晶芯片上制作复杂的逻辑电路已实际可行，这又为扩大指令功能提供了相应的技术手段，而且成本降低使实用成为可能。

因此，传统的软件今后有可能“固化”甚至“硬化”而变成硬件，而在不追求高速处理时为了降低硬件成本，也可以用软件来模拟硬件的功能。

13．“计算机应用”与“应用计算机”在概念上等价吗？

用学科角度和计算机系统的层次结构来说明你的观点。

答：

计算机应用是一个学科的名词，它包含计算机网络、信息管理、数据库技术、人工智能、计算机辅助设计等多个领域，而应用计算机，从计算机层次结构的角度来看，不同的应用者，应用的方法和目标是不同的，如CPU的设计者是在微程序级应用计算机，目的是要后面的应用者提供功能强大的指令系统、而操作系统的设计者是在汇编语言级应用计算机，目的是扩展硬件功能，为后面的应用者提供良好的操作环境和手段。

第二章运算方法和运算器

1．写出下列各数的原码、反码、补码表示（用8位二进制数），其中MSB是最高位（又是符号位），LSB是最高位。

如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。

（1）-35/64

（2）23/128（3）–127（4）用小数表示-1（5）用整数表示-1

解：

（1）-35/64=-0.100011

原码1.1000110反码1.0111001补码1.0111010

（2）23/128=0.0010111

原码0.0010111反码0.0010111补码0.0010111

（3）–127=1111111

原码11111111反码10000000补码10000001

（4）用小数表示-1

补码1.0000000

（5）用整数表示-1

原码10000001反码11111110补码111111111

2．设[x]补＝a0.a1a2…a6其中ai取0或1，若要x>-0.5,求a0，a1，a2，…，a6的取值。

解：

[x]补=a0.a1a2…a6

解法一、

（1）若a0=0,则x>0,也满足x>-0.5

此时a1→a6可任意

（2）若a0=1,则x<=0,要满足x>-0.5,需a1=1

即a0=1,a1=1,a2→a6有一个不为0

解法二、

-0.5=-0.1

（2）=-0.100000=1,100000

（1）若x>=0,则a0=0,a1→a6任意即可

[x]补=x=a0.a1a2…a6

（2）若x<0,则x>-0.5

只需-x<0.5,-x>0

[x]补=-x,[0.5]补=01000000

即[-x]补<01000000

即a0a1=11,a2→a6不全为0或至少有一个为1（但不是“其余取0”）

3．有一个字长为32位的浮点数，符号位１位，阶码８位，用移码表示，尾数23位，用补码表示；基数为2。

请写出：

（1）最大数的二进制表示；

（2）最小数的二进制表示；（3）规格化数所能表示数的范围。

解：

用IEEE754格式（E的取值范围：

1~254，留出全0和全1分别表示0和无穷大）

31302322200

S

E

M

（1）最大数的二进制表示：

011111110111111*********11111111即2127（2-2-23）

（2）最小数的二进制表示：

111111110111111*********11111111即-2127（2-2-23）

（3）规格化数所能表示数的范围：

最小的正数：

00000000100000000000000000000001即2-126（1+2-23）

绝对最小的负数：

10000000100000000000000000000001即-2-126（1+2-23）

所以范围是：

-2127（2-2-23）至-2-126（1+2-23），2-126（1+2-23）至2127（2-2-23）

4．将下列十进制数表示成IEEE754标准的32位浮点规格化数。

（1）27/64

（2）–27/64

解：

27/64=0.011011=1.1011*2-2

（1）00111110110110000000000000000000

（2）10111110110110000000000000000000

5．已知x和y，用变形补码计算x+y，同时指出结果是否溢出。

（1）x=0.11011y=0.00011

（2）x=0.11011y=-0.10101

（3）x=-0.10110y=-0.00001

解：

（1）x=0.11011,y=0.00011

x+y=0.11110

无溢出

（2）x=0.11011,y=-0.10101

x+y=0.00110

无溢出

（3）x=-0.10110

y=-0.00001

x+y=-0.10111

无溢出

6．已知x和y，用变形补码计算x-y，同时指出运算结果是否溢出。

（1）x=0.11011y=-0.11111

（2）x=0.10111y=0.11011

（3）x=0.11011y=-0.10011

解：

（1）x=0.11011

y=-0.11111

溢出

（2）x=0.10111

y=0.11011

x-y=-0.00100

无溢出

（3）x=0.11011

y=-0.10011

溢出

7．用原码阵列乘法器、补码阵列乘法器分别计算x*y。

（1）x=0.11011y=-0.11111

（2）x=-0.11111y=-0.11011

解：

（1）原码阵列

x=0.11011,y=-0.11111

符号位:

x0⊕y0=0⊕1=1

[x]原=11011,[y]原=11111

[x*y]原=1，1101000101

直接补码阵列

[x]补=（0）11011,[y]补=

（1）00001

[x*y]补=1,00101,11011

带求补器的补码阵列

[x]补=011011,[y]补=100001

乘积符号位单独运算0⊕1＝1

尾数部分算前求补输出│X│＝11011，│y│＝11111

X×Y＝-0.1101000101

（2）原码阵列

x=-0.11111,y=-0.11011

符号位:

x0⊕y0=1⊕1=0

[x]补=11111,[y]补=11011

[x*y]补=0,11010,00101

直接补码阵列

[x]补=

（1）00001,[y]补=

（1）00101

[x*y]补=0,11010,00101

带求补器的补码阵列

[x]补=100001,[y]补=100101

乘积符号位单独运算1⊕1＝0

尾数部分算前求补输出│X│＝11111，│y│＝11011

X×Y＝0.1101000101

8．用原码阵列除法器计算x÷y。

（1）x=0.11000y=-0.11111

（2）x=-0.01011y=-0.11001

解：

（1）符号位Sf=0⊕1=1

去掉符号位后：

[y’]补=00.11111

[-y’]补=11.00001

[x’]补=00.11000

（2）符号位Sf=1⊕0=1

去掉符号位后：

[y’]补=00.11001

[-y’]补=11.00111

[x’]补=00.01011

9．设阶码3位，尾数6位，按浮点运算方法，完成下列取值的[x+y],[x-y]运算。

（1）x=2-011*0.100101y=2-010*（-0.011110）

（2）x=2-101*（-0.010110）y=2-100*（0.010110）

解：

设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，则它们的浮点表示分别为：

题

（1）[x]浮=11101,0.100101[y]浮=11110,1.100010

（1）求阶差并对阶

ΔE=Ex-Ey=[Ex]补-[Ey]补=[Ex]补+[-Ey]补=11101+00010=11111

即ΔE为-1，x阶码小，应使Mx右移1位，Ex加1

[x]浮=11110,0.010010

（1）

（2）尾数求和

0.010010

（1）

+1.100010

1.110100

（1）

（3）规格化

可见尾数运算结果的符号位与最高位相同，应执行左规格化处理，每左移尾数一次，相应阶码减1，所以结果尾数为1．010010，阶码为11100

（4）舍入处理对本题不需要。

（5）判溢出

阶码两符号位为11，不溢出，故最后结果为

[x]浮+[y]浮=11100，1010010

真值为2-100*（-0.101110）

（2）尾数求差

0.010010

（1）

+0.011110

0.110000

（1）

[x]浮－[y]浮=11100，0.110001

真值为2-100*0.110001

题

（2）[x]浮=11011,1.101010[y]浮=11100,0.010110

（1）求阶差并对阶

ΔE=Ex-Ey=[Ex]补-[Ey]补=[Ex]补+[-Ey]补=11011+00100=11111

即ΔE为-1，x阶码小，应使Mx右移1位，Ex加1

[x]浮=11100,1.110101（0）

（2）尾数求和

1.110101（0）

+0.010110

0.001011（0）

（3）规格化

可见尾数运算结果的符号位与最高位相同，应执行左规格化处理，每左移尾数一次，相应阶码减1，所以结果尾数为0.101100，阶码为11010

（4）舍入处理对本题不需要。

（5）判溢出

阶码两符号位为11，不溢出，故最后结果为

[x]浮+[y]浮=11010，010100

真值为2-110*（0.010100）

10.设数的阶码为3位，尾数6位，用浮点运算方法，计算下列各式

（1）（23×13/16）×[24×（－9/16）]

（2）（2-2×13/32）÷（23×15/16）

解：

（1）Ex=0011,Mx=0.110100

Ey=0100,My=0.100100

Ez=Ex+Ey=0111

规格化：

26*0.111011

（2）Ex=1110,Mx=0.011010

Ey=0011,My=0.111100

Ez=Ex-Ey=1110+1101=1011

[Mx]补=00.011010

[My]补=00.111100,[-My]补=11.000100

商=0.110110*2-6,余数=0.101100*2-6

11.某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分另按下述两种方法写出C4C3C2C1逻辑表达式：

（1）串行进位方式　　　　　　　

（2）并行进位方式

解：

4位加法器如上图，

（1）串行进位方式

C1=G1+P1C0其中：

G1=A1B1P1=A1⊕B1（A1＋B1也对）

C2=G2+P2C1G2=A2B2P2=A2⊕B2

C3=G3+P3C2G3=A3B3P3=A3⊕B3

C4=G4+P4C3G4=A4B4P4=A4⊕B4

（2）并行进位方式

C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0

12.某机字长16位，使用四位74181组成ALU，设最低位序号标注为第0位，要求：

（1）写出第5位的进位信号C5的逻辑表达式。

（2）若用一片74182构成二级组间先行进位，请画出逻辑图。

解：

（1）组成最低四位的74181进位输出为：

C4=Cn+4=G+PCn=G+PC0，C0为向第0位进位

其中，G=y3+y2x3+y1x2x3+y0x1x2x3，P=x0x1x2x3，所以

C5=y4+x4C4

C6=y5+x5C5=y5+x5y4+x5x4C4

（2）设标准门延迟时间为T，“与或非”门延迟时间为1.5T，则进位信号C0，由最低位传送至C6需经一个反相器、两级“与或非”门，故产生C0的最长延迟时间为

T+2*1.5T=4T

（3）最长求和时间应从施加操作数到ALU算起：

第一片74181有3级“与或非”门（产生控制参数x0,y0,Cn+4），第二、三片74181共2级反相器和2级“与或非”门（进位链），第四片74181求和逻辑（1级与或非门和1级半加器，设其延迟时间为3T），故总的加法时间为：

t0=3*1.5T+2T+2*1.5T+1.5T+3T=14T

13．现用通用函数发生器和其他门电路组成一个32位字长并采用辅助函数的三级先进位并行加法器，最低位下标为1，最高位下标为32，要求：

（1）写出附加进位链的与或逻辑表达式。

（2）设状态寄存器有4位：

V（溢出置位）、Z（结果全零置位）、C（进位置位）、S（结果为负置位）、写出它们的逻辑表达式。

解：

串行状态下：

C1=G1+P1CO

C2=G2+P2C1

C3=G3+P3C2

C4=G4+P4C3

并行状态下：

C1=G1+P1C0

C2=G2+P2C1=G2+P2G1+P2P1C0

C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4C3=G4+P4P3C2+P4P3P2C1+P4P3P2P1C0

14．余3码编码的十进制加法器规则如下：

两个一位十进制数的余3码相加，如果无进位，则从和数中减去3（加上1101）；如结果有进位，则得和数和余3码。

试设计余3码编码的十进制加法器单元电路。

解：

设余三码编码的两个运算数为Xi和Yi，第一次用二进制加法求和运算的和数为Si’，进位为Ci+1’，校正后所得的余三码和数为Si，进位为Ci+1，则有：

Xi=Xi3Xi2Xi1Xi0

Yi=Yi3Yi2Yi1Yi0

Si’=Si3’Si2’Si1’Si0’

根据以上分析，可画出余三码编码的十进制加加法器单元电路如图所示。

15．现给定的芯片只有与或非门和非门，请设计一个行波进位加法器，要求进位链传递时间最短，逻辑图只画出4位即可。

解：

（略）

16．设计一个带有原码阵列乘法（使用芯片）和原码阵列除法（使用芯片）的定点运算器。

解：

（略）

第三章　存储系统

1.设有一个具有20位地址和32位字长的存储器，问

（1）该存储器能存储多少字节的信息？

（2）如果存储器由512K*8位SRAM芯片组成，需要多少片？

（3）需要多少位地址作芯片选择？

解：

（1）

（2）

（3）只需1位地址作片选；

2．已知某64位机主存采用半导体存储器，其地址码为26位，若使用256K*l6位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问；

（1）若每个模块板为1024K*64位，共需几个模块板?

（2）每个模块板内共有多少DRAM芯片?

（3）主存共需多少DRAM芯片?

CPU如何选择各模块板?

解：

（1）

（2）每个模块板共有

片

每个模块要16个DRAM芯片

（3）主存共需64*16=1024个芯片，CPU可用高6位地址经译码后作为模块板选择信号；

3．用16K*8位的DRAM芯片构成64K*32位存储器，要求：

（1）画出该存储器的组成逻辑框图。

（2）设存储器读/写周期为0.5μS，CPU在1μS内至少要访问一次。

试问采用哪种刷新方式比较合理?

两次刷新的最大时间间隔是多少?

对全部存储单元刷新一遍所需的实际刷新时间是多少?

解：

（1）根据题意，存储总容量为64KB，故地址总线需16位。

现使用16K*8位DRAM芯片，共需16片。

芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，其中使用一片2：

4译码器。

（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行

如果采用分散刷新，则每1us只能访存一次，也不行

所以采用异步式刷新方式。

假定16K*1位的DRAM芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.6us，可取刷新信号周期15us。

刷新一遍所用时间＝15us×128＝1.92ms

4．有一个1024K*32位的存储器，由128K*8位的DRAM芯片构成。

问：

（1）总共需要多少DRAM芯片?

（2）设计此存储体组成框图。

（3）采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少?

解：

（1）

（2）

（3）如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元同时进行刷新，即在8ms内进行512个周期。

刷新方式可采用：

在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512=15.5us刷新一次的异步刷新方式。

5．要求用256K*l6位SRAM芯片设计1024K*32位的存储器。

SRAM芯片有两个控制端：

当CS有效时，该片选中。

当W/R＝1时执行读操作，当W/R=0时执行写操作。

解：

所设计的存储器单元数为1M，字长为32，故地址长度为20位（A19~A0），所用芯片存储单元数为256K，