数电智力竞赛抢答器课程设计完全版.docx

数电智力竞赛抢答器课程设计完全版.docx

《数电智力竞赛抢答器课程设计完全版.docx》由会员分享，可在线阅读，更多相关《数电智力竞赛抢答器课程设计完全版.docx（24页珍藏版）》请在冰点文库上搜索。

数电智力竞赛抢答器课程设计完全版

萍力/攵知学

电子技术

课程设计

成绩评定表

设计课题:

智力竞赛抢答器

学院名称：

电气工程学院

专业班级：

电气1503

学生：

段帅朋

学号：

201523010310

指导教师:

设计地点：

31-220

设计时间：

2017.6.26-2017.7.2

指导教师意见：

成绩：

签名：

年月日

电子技术课程设计任务书

学生

段帅朋专业班级电气1503学号201523010310

题目

智力竞赛抢答器

课题性质

工程设计课题来源自拟

指导教师

主要容

（参数）

用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：

1.抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。

2.判别选组电路。

能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。

3.计数、显示电路。

每组仁位十进制计分显示电路，能进行加/减计分。

4.定时及音响。

必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，

并熄灭指示灯。

抢答时，当抢答开始后，指示灯应闪亮。

当有某组抢答时，指示灯火，最先抢答一组的灯亮，并发出音响。

也可以驱动组别数字显示（用数码管显示）。

任务要求

（进度）

第1-2天：

熟悉课程设计任务及要求，查阅技术资料，确定设计方案。

第3-4天：

按照确定的方案设计单元电路。

要求画出单元电路图，元件及元件参数选择要有依据，各单元电路的设计要有详细论述。

第5-6天：

撰写课程设计报告。

要求容完整、图表活晰、文理流畅、格式规、方案合理、设计正确，篇幅合理。

主要参考

资料

[1]康华光.电子技术基础（模拟部分）（第5版）[M].:

高等教育，2004

[2]顽•数字电子技术基础（第5版）[M]高等教育，2006

[3]光明.电子技术书课程设计与综合实训[M].航空航天.2007

审查意见

系（教研室）主任签字：

年月日

1.绪论3..

1.1设计目的3.

1.2设计要求3.

2.方案设计3..

2.1系统工作流程图3.

2.2元器件活单4.

2.3主要元器件选择与分析5.

2.3.1轻触开关5.

2.3.274LS192计数芯片5.

2.3.3共阴极数码管以及其驱动芯片74LS486

2.3.474LS175四路D触发器7

2.3.5555定时器8.

2.3.6集成门电路8.

2.3.7无源蜂鸣器8.

3.原理分析9..

3.1抢答必答模式选择及其指示电路9

3.2抢答电路9.

3.3脉冲产生电路1.0

3.4单稳态定时电路11

3.5定时电路1.2

3.6音响电路1.3

3.7整机电路分析1.3

3.8加减分数电路1.4

4.设计总结15

1.绪论

1.1设计目的

1、注重培养学生正确的设计思想，掌握课程设计的主要容、步骤和方法。

2、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。

3、通过查找资料、选方案、设计电路、写报告等环节的训练，熟悉设计的过程、步骤。

为以后从事电子电路设计、研制电子产品打下基础。

4、了解电子线路设计的工程，学会书写设计说明书。

5、培养学生严肃、认真的科学态度和工作作风。

6、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。

7、培养学生自主学习能力，扩展知识面。

8、提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。

9、另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。

这样才能在分析电路有良好的思路，便丁找出错的原因。

1.2设计要求

用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：

1.抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。

2.判别选组电路。

能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用,并能对抢中者有光、声显示和呜叫指示。

3.计数、显示电路。

每组有三位十进制计分显示电路,能进行加/减计分。

4.定时及音响。

必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。

抢答时，当抢答开始后，指示灯应闪亮。

当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。

也可以驱动组别数字显示（用数码管显示）。

2.方案设计

2.1系统工作流程图

系统流程图如2.1所示，控制电路是核心组成部分，它控制抢答电路、音响电路、指示灯电路以及定时电路。

主要由门电路与门、与非门、或门等实现控制逻辑。

主持人和参赛选手都是通过按钮输入控制信号到控制电路，通过控制电路的逻辑

实现对各个模块的控制。

1K脉冲主要用丁触发器时钟，秒脉冲主要用丁计时器。

另外每个组都有一个三位十进制加减分数的电路用丁统计比赛得分。

图2.1智力竞赛抢答器系统流程图

2.2元器件活单

绘制完原理图后使用Altiumdesigner导出元器件活单如表2.1所示，主要有按键、门电路、驱动芯片、数码管、555定时器及其常用的电容电阻晶体管等。

表2.1兀器件清单

BillofMaterials

cParaititier伽eMrf触uM*

ScMiircflDataf-resm:

Pr-orfltt

fr+eDocuj

Um

—

CrvaliQP

ms?

Pm

42905

IMWW

CORffltM

IMN

Desww

DewipfiMi

OuMiir

阳9M於7，

日WW

LS1

MAgfi4lM>8度

1

RAM3

Cap

Cap

口C?

CKC4i：

5CGE7£3TC1&C11

CaenctKF

11

A

D|^RJ&I-CC

D（\fftM-CC

呵皿

762*miBl*列SurtaxHERi"-5ei>-wr5心avCCIRHr?

2

FRDPKdJAS-B

HC-4LS3[P

HE：

~4LSDIF

L2；

Qu^d2-hptfFW怕Gales

1

FRDP0C1dAB-S

HDFJU.SJBF

HDrJLSOBF

QjJdZ-npbrMEGtfM

1

HC?

41SJDP

E"

UuJ4中ilhA>£Gde

1

可心明

HDWL辨『

w.m

Qu，？

期印ORW.

2

形W的1时日

MD711SIW

NDT4LS1W

Ul

CukIFl&flnpswwhChiai

1

PFDPK16AE-B

HCW4LSIWP

Hr.^LS1B?

P

S^chnMKutUp''DwnDKJdeCouiritrDudCtatkLmsg

1

LEM

LEDD

LEDO

DIn>LBD4bs

T,pZIlfkAftEIIGaAsLEE

5

QPI

NE555H

NE5MH

U5顷■5

GemiWuipMESniji?

OEarTitt

3

TCU2UA

NPtl

flPIJ

f网BpdjrIrtir^mor

1

AWiUM

PI■拔

心

B1R2R）H4口6中电的HIDR11

RmilQi

Ri?

R1JH14RiiRr?

M&1GD

浙抒4LSiEN

别。

4L£4GL

U7U12

日CCVId~gmiaitOaEQiSanIZEnAr

2

5P5T-2

5V^-PH

se日

斜52S35455

Sih

S

1LKW1藏

SWr-SPCH

1

&PE1T=」biWiiOLtf4r湖1*&w4Eh旭怔A呻Msu岫g.6f1u±J|^iuXatii

1

2.3主要元器件选择与分析

2.3.1轻触开关

轻触开关乂叫按键开关，最早出现在日本［称之为:

敏感型开关］使用时以满足操作力的条件向开关操作方向施压开关功能闭合接通，当撤销压力时开关即断开，其部结构是靠金届弹片受力变化来实现通断的。

轻触开关由：

嵌件、基座、弹片、按钮、盖板组成其中防水类轻触开关在弹片上加一层聚酰业胺薄膜如图2.2所示。

关丁五脚轻触开关的脚位问题：

两个引脚为一组，向开关体正确施压时四个引脚相导通，第五个引脚为接地作用。

2.3.274LS192计数芯片74LS192十进制同步加减可逆异步预置数计数器，它具有双时钟输入，并具有活除和置数等功能，其引脚排列如图2.3所示，逻辑符号如图2.4的所示。

图中：

亘为置数端，亡与为加计数端，亡耳为减计数端，璃为非同步进位输出端，皿为非同步借位输出端，P0、P1、P2、P3为计数器输入端，心为消除端，Q0、Q1、Q2、Q3为数据输出端。

其功能如表2.2所列。

表2.274LS192功能表

输入

输出

MR

PL

C乌

C珏

P3

P2

P1

P0

Q3

Q2

Q1

Q0

1

x

x

X

X

X

X

X

0

0

0

0

0

0

X

X

d

c

b

a

d

c

b

a

0

1

1

x

X

X

x

加计数

0

1

1

p<

X

X

X

减计数

!

VocMRT^JIQjSPjP3，同同同司同ki同m

：

）

:

□UJUJLJUJL±J□'Ld

Pl3QoCPqCPUQ?

03GW

图2.374LS192引脚排列

2.3.3共阴极数码管以及其驱动芯片74LS48

共阴极则是把所有led的阴极连接到共同接点com，而每个led的阳极分别为a、b、c、d、e、f、g及dp（小数点），如图2.5所示。

图中的8个led分别与上面那个图中的a~dp各段相对应，通过控制各个led的亮灭来显示数字。

在实际使用中，处理器很少直接输出7位二进制码来控制数码管的显示，一股都采用译码器和数码管连接的方式。

因为采用了译码器后，译码工作由译码器

独立完成，中央处理器的输出信号可以由7位二进制信号减少成4位8421BCD

码。

并且极提高了电路安全性和稳定性，其连接方式如图2.6所示。

74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya〜Yg）端外，74LS48还引入了灯测试输入端（LT）和动态灭零输入端（RBI）,以及既有输入功能乂有输出功能的消隐输入/动态灭零输出（BI/RBO）端。

其功能参照功能表2.3

表2.374LS48功能表

74ls48功能表段译码驱动器功能表

十进数

或功能

输入

BI/RBO

输出

备注

LT

RBI

DCBA

a

b

c

d

e

f

g

0

H

H

0000

H

1

1

1

1

1

1

0

1

1

H

x

0001

H

0

1

1

0

0

0

0

2

H

x

0010

H

1

1

0

1

1

0

1

3

H

x

0011

H

1

1

1

1

0

0

1

4

H

x

0100

H

0

1

1

0

0

1

1

5

H

x

0101

H

1

0

1

1

0

1

1

6

H

x

0110

H

0

0

1

1

1

1

1

7

H

x

0111

H

1

1

1

0

0

0

0

8

H

x

1000

H

1

1

1

1

1

1

1

9

H

x

1001

H

1

1

1

0

0

1

1

10

H

x

1010

H

0

0

0

1

1

0

1

11

H

x

1011

H

0

0

1

1

0

0

1

12

H

x

1100

H

0

1

0

0

0

1

1

13

H

x

1101

H

1

0

0

1

0

1

1

14

H

x

1110

H

0

0

0

1

1

1

1

15

H

x

1111

H

0

0

0

0

0

0

0

BI

x

x

xxxx

L

0

0

0

0

0

0

0

2

RBI

H

L

0000

L

0

0

0

0

0

0

r0

3

LT

L

x

xxxx

H

1

1

1

1

1

1

1

4

DS1

2.3.474LS175四路D触发器

表2.4

74LS175功能表

3d’

输入

Rd*

辆出

CFDQnHW

0

1

XX1o

i

0

XX0t

0

0

xxfi

1

1

t110

1

1

toot

1

1

1XQjiw

CLK引脚输入上涨沿时，1D-4D被锁存到输其功能表如表2.4所小

74ALS175为一四路的锁存器，

出端（1Q-4Q）。

在CLK其他状态时，输出与输入无关。

如图2.7所示：

555定时器的功能主要由两个比较器决定。

两个比较器的输出电压控制RS

触发器和放电管的状态。

在电源与地之间加上电压，当5脚悬空时，则电压比较器C1的同相输入端的电压为2VCC/3,C2的反相输入端的电压为VCC/3。

若触发输入端TR的电压小丁VCC/3,则比较器C2的输出为0,可使RS触发器置1,使输出端OUT=1。

如

果阈值输入端TH的电压大丁2VCC/3,同时TR端的电压大丁VCC/3，则C1的输出为0,C2的输出为1,可将RS触发器置0,使输出为低电平，其功能表如表2.5所小

表2.5555定时器功能表

输X

辎

出

%】

%;

输出也

晶体苜T

C

X

X

0

导通

1

*

加E

0

导通

1

1

截止

1

保持

保持

2.3.6集成门电路

集成门电路主要用丁实现逻辑控制功能，此次设计使用到的集成门电路有

74LS00两输入四与非门、74LS20四输入两与非门、74LS08两输入四与门、74LS32两输入四或门。

2.3.7无源蜂鸣器

无源蜂鸣器利用电磁感应现象，为音圈接入交变电流后形成的电磁铁与永磁铁相吸或相斥而推动振膜发声，接入直流电只能持续推动振膜而无法产生声音，只能在接

通或新龈岫『音，因此需要脉冲震荡信号才能发

生。

如图2.8

3.原理分析

3.1抢答必答模式选择及其指示电路

如图3.1所示，这是一个模式选择电路，主要由开关和门电路组成，由主持人通过单刀双掷开关来选择是必答模式还是抢答模式。

当开关S6拨到1引脚即连接

GND为低电平时，与非门U3C的9引脚输入低电平，则8引脚必然输出高电平，然后经过一个与门输入到U1D的13引脚，12引脚为其他模块的控制信号，当12引脚为高电平时与门打开，13引脚的高电平信号可以被送到11引脚，点亮LED灯，当单刀双掷开关拨到3引脚即接高电平时，10引脚1HZ的秒脉冲信号可以通过与非门送到8引脚，然后通过控制与门送到11引脚使LED灯闪烁，需要熄灭指示灯时，只需要让与门的12引脚的控制信号为低电平，与门关闭，11引脚始终输出低电平，达到熄灭指示灯的效果。

图3.1抢答/必答模式选择电路

3.2抢答电路

如图3.2所示，抢答电路是由抢答按钮、74LS175四路D触发器、控制门电路（74LS20两输入与非门、74LS08两输入与门）、LED发光二极管和电容电阻构成。

首先需要主持人通过图3.2的模式选择选择抢答模式，这样2引脚的

“QD-BD”高电平信号就送到了图3.2U1A的与门1引脚输入端，然后主持人按下复位按钮S1,低电平信号通过与门送到74LS175的1引脚，进行触发器活零，此时1Q'、2Q'、3Q'、4Q'都是高电平■经过74LS20与非、74LS00取非之后输出高电平到与非门U3B的5引脚，使得1KHZ的时钟脉冲信号加在74LS175的CLK上，等待竞赛选手抢答同时U3A输出的信号也会作为控制信号送到其他门电路参与系统控制。

选手通过经过电容滤波消抖后的按钮S1-S4进行抢答，当有选手按下某一抢答按钮时，对应Q端输出高电平点亮对应发光二极管，同时对应Q'端会输出一个低电平■,经过与非门之后在U3A引脚输出低电平，锁住U3B这个与非门，使得1KHZ的时钟脉冲信号不能送到74LS175的CLK上，所以会锁住D触发器，其他选手再按下抢答按钮，由丁没有时钟脉冲，D触发器信号

不会改变，时钟保留第一次触发状态，这样实现了排除其他组干扰信号。

四个Q输出端只会输出0000、0001、0010、0100、1000五中状态，为了显示抢答组别号，现在通过或门U874LS32做出来BCD码的低三位000、001、010、011、100五种状态送给译码显示电路让最高位接地显示抢答组别号，其中译码显示部分会在3.7节的定时电路中详细分析

3.3脉冲产生电路

如图3.3和图3.4是基丁555定时器的无稳态振荡电路

多谐振荡器是能产生矩形波的一种自激振荡器电路，由丁矩形波中除基波外

还含有丰富的高次谐波，故称为多谐振荡器。

多谐振荡器没有稳态，只有两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之间来回转换，故乂称它

为无稳态电路。

由555定时器构成的多谐振荡器如图3.3所示，R3,R8和C5是外接定时元件，电路中将高电平触发端（6脚）和低电平触发端（2脚）并接后接到R8和C8的连接处，将放电端（7脚）接到R3,R8的连接处。

由丁接通电源瞬间，电容C来不及充电，电容器两端电压Uc为低电平，小于（1⑶Vcc,故高电平触发端与低电平触发端均为低电平，3引脚输出Uo为高电平，放电管VT截止。

这时，电源经R3,R8对电容C充电，使电容C8上电压Uc按指数规律上升，当Uc上升到（2/3）Vcc时，3引脚输出Uo为低电平，放电管VT导通，把uc从（1/3）Vcc上升到（2/3）Vcc这段时间电路的状态称为第一暂稳态，其维持时间TPH的长短与电容的充电时间有关。

充电时间常数T充=（R1+R2）Co

由丁放电管VT导通，电容C通过电阻R8和放电管放电，电路进人第二暂稳态.其维持时间TPL的长短与电容的放电时间有关，放电时间常数丁放=R8*C5随着C8的放电，Uc下降，当Uc下降到（1/3）Vcc时，输出Uo为高电平，放电管VT截止，Vcc再次对电容C8充电，电路乂翻转到第一暂稳态。

不难理解，接通电源后，电路就在两个暂稳态之间来回翻转，则输出可得矩形波。

电路一旦起振后，Uc电压总是在（1/3〜2⑶Vcc之间变化。

图3.5所示为工作波形。

通过计算分析推到出震荡周期T=0.69*（R3+2R8）*C8。

通过调节定时电阻电容来

控制脉冲的频率。

图3.3为1KHZ的频率，用丁D触发器的时钟信号和无源蜂鸣器的震荡发生信号；图3.4为1HZ的秒脉冲信号，用丁74LS192计数器芯片的计数脉冲和LED闪烁脉冲信号。

图3.5多谐振荡工作波形

3.4单稳态定时电路

如图3.6是基丁555定时器的单稳态触发器电路。

单稳态触发器的特点是电路有一个稳定状态和一个暂稳状态。

在触发信号作用下，电路将由稳态翻转到暂稳态，暂稳态是一个不能长久保持的状态，由丁电路中RC延时环节的作用，经过一段时间后，电路会自动返回到稳态，并在输出端获得一个脉冲宽度为tw的矩形波，起到定时的功能。

在单稳态触发器中，输出的脉冲宽度tw,就是暂稳态的维持时间，其长短取决丁电路的参数值。

由555构成的单稳态触发器电路如图3.6所示。

图中R2,C3为外接定时元件，输人的触发信号接在低电平■触发端（2脚）。

稳态时，3引脚输出Uo为低电平，即无触发器信号（2引脚为高电平）时，电路处丁稳定状态一一输出低电平。

在触发信号负脉冲作用下，低电平触发端得到低丁（1/3）Vcc,触发信号，输出

Uo为高电平，放电管VT截止，电路进入暂稳态，定时开始。

在暂稳态期间，电源VcctR2tC3t地，对电容充电，充电时间常数T=RC,电容电压Uc按指数规律上升。

当电容两端电压Uc上升到（2/3）Vcc后，6端为高电平，输出Uo变为低电平，放电管VT导通，定时电容C3充电结束，即暂稳态结束。

电路恢复到稳态Uo为低电平的状态。

当第二个触发脉冲到来时，乂重复上述过程。

工作波形图如图3.7所示。

可见，输人一个负脉冲，就可以得到一个宽度一定的正脉冲输出，其脉冲宽度tw取决丁电容器由0充电到（2/3）Vcc,所需要的时问。

可得tw=1.1*R*C。

此电路参数使得暂稳态时间2s左右，实现定时大约2

秒的效果，定时信号控制图3.9的音响电路发出大约2秒长鸣声。

3.5定时电路

如图3.8所示，是一个由74LS192加减计数器、74LS48共阴极数码管译码驱动芯片、数码管以及控制门电路组成。

74LS192有异步预置数功能。

首先主持人发出低电平复位信号加到异步预置数端11引脚，图3.8中的

74LS192上面ABCD预置数端被加上1001BCD码为十进制的9,QA-QD的输出1001通过由74LS32两输入搭建的四输入或门后11引脚得到高电平信号送给左边74LS08与门上，打开与门，1HZ的秒脉冲被送到了计数器的减计数引脚上，计数器开始递减，当计数到0000时，通过或门在U8D输出低电平■就会关闭左上角的与门，秒脉冲就不能进来，一直锁定在这个状态，然后这个或门的低电平■信号送给其他控制单元实现熄灭指示灯的功能，直到主持人再次发出复位信号，输出端被置9以后，或门低电平■信号变成高电平，打开秒脉冲进行新一轮的计数。

74LS192输出的BCD码送给74LS48然后驱动数码管显示数字。

74LS48是共阴极数码管译码驱动芯片，在2.2.3节已经详细分析过，在此不再赘述。

图3.8定时电路

3.6音响电路

如图3.9所示的音响电路是由555单稳态触发电路和三极管驱动蜂鸣器电路组成，单稳态电路主要用丁定时2秒左右，让三极管基极出现高电平，导通三极管,1KHZ的脉冲加到蜂鸣器上使蜂鸣器发声，发声时间就是单稳态触发器的暂稳态

时间1.1*R2*C3