曹红根《计算机组成原理》计算机组成原理复习doc.docx
《曹红根《计算机组成原理》计算机组成原理复习doc.docx》由会员分享，可在线阅读，更多相关《曹红根《计算机组成原理》计算机组成原理复习doc.docx（14页珍藏版）》请在冰点文库上搜索。
曹红根《计算机组成原理》计算机组成原理复习doc
计算机组成原理复习
题型：
一、单项选择题（每题1分，共12分）
二、填空题（每空1分，共8分）
三、简答题（20分）
四、综合题（60分）
例题：
填空：
1、在采用变形补码进行加减运算时，若运算结杲中有两个符号位,表示
发生了溢出。
若结果的两个符号位为,表示发生正溢出；为,
表示发生负溢出。
2、在某计算机显式R-S型双操作数指令屮，一个操作数来源于,另一
个操作数來源于o
3、在带符号数的编码方式中，零的表示是唯一的冇和。
4、在补码加减运算屮，符号位与数据参加运算，符号位产生的进位
5、在同一微周期中的微命令被称为互斥微命令，而在同一微周期中
的微命令被称为相容微命令。
显然，的微命令不能放在一起译码。
6、现代计算机组织结构逐步出原來的以为中心，逐步转变为以
为中心。
7、控制器的主要功能就是按、、的步骤进行周
而复始的控制过程，直到完成程序所规定的任务并停机为止。
8、在程序执行过程屮，控制器控制计算机的运行总是处于、分析指令
和的循环Z中。
9、在一级功能转移中，根据,直接转移到相应微程序的入口。
10、计算机的硕件通常由输入设备、输出设备、、存储器、
等五大部件组成。
11、从浮点数表示的数据格式來看，尾数的位数决定了
阶码的位数决定了o
12、从浮点数表示的数据格式来看，浮点数的精度由位数决
定，浮点数的数据范围由位数决定。
13、在控制器中，指令寄存器IR的功能是,地址形成部
件的功能是o
14、是一组可以为多个功能部件共享的公共信息传送线路，其中
决定了寻址空间的大小。
15、在计算机屮，浮点数通常都采用规格化表示方法，釆用规格化表示的目
的有两个，分别为：
、O
16、一条机器指令通常包含操作码和地址码两个字段，其小操作码表示
地址码表示O
17、微指令的编码方式主耍有、和
等三种。
18、控制器的主要功能包括、和等三
个功能
19、在指令编码中，操作码用于表示,n位操作码最多可以表示
条指令。
地址码用于表示o
20、浮点乘除法运算的运算步骤包括：
、溢出判断、、
和舍入处理。
简答：
1、请简述指令的执行步骤？
2、静态MOS存储器与动态存储器存储信息的原理冇何不同？
为什么动态MOS存储器需耍刷新？
一般有哪几种刷新方式？
3、设计机器指令字长为16位，指令中地址字段的长度为4位。
如果指令系统屮已冇11条三地址指令、72条二地址指令和64条零地址指令，问最多还能规定多少条一地址指令？
（请写出详细过程）
设某机器指令长为16位，每个地址码长为4位，试用扩展码方法设计指令格式。
其中三地址指令有10条，二地址指令为90条，单地址指令32条，还有若干零地址指令，问零地址指令最多有多少条？
（请写岀详细过程）
设某机指令长为16位，每个操作数的地址码为6位，指令分为单地址指令、双地址指令和零地址指令。
若双地址指令为K条，零地址指令为L条，问最多可有多少条单地址指令？
（请写出详细过程）
4、请简述组合逻辑型控制器的设计步骤？
5、请简述微程序控制器的设计步骤？
6、请简述组合逻辑型控制器与微程序控制的不同之处？
各口的优缺点是什么？
7、奇偶校验码的码距是多少？
奇偶校验码的交错能力怎么样？
8、就Cache的组织结构而言，Cache和主存的地址映射方式有几种？
各有什么优缺点？
9、半导体存储器的主要技术指标有哪些？
10、指令包含哪两部分？
指令系统乂是指什么？
综合：
1•IEEE754标准屮32位单精度浮点数表示格式为：
1位8位23位
SEM
数符指数尾数
其中，数符S部分：
0表示“+”，1表示“一”；
指数E部分：
包括1位阶符和7位数值。
采用移127码，移码值为127。
BIJ：
阶码=127+实际指数值。
尾数M部分：
采用规格化原码表示，且约定在小数点左部冇一位隐含位为1,即尾数的冇效值为l.Mo
浮点数N的数值为:
N=（-1）SX1.MX2E-127
（1）将十进制数一4120转换成1EEE754单粘:
度浮点数格式并用十六进制表示。
（2）将十六进制的IEEE单楮度浮点数代码42E48000转换成十进制数值。
kIEEE754标准中32位单精度浮点数表示格式为：
1位8位23位
SEM
数符指数尾数
其中,数符S部分：
0表示+,1表示“一”；
指数E部分：
包扌舌1位阶符和7位数值。
采用移127码，移码值为127。
即：
阶码=127+实际指数值。
尾数M部分：
釆用规格化原码表示，且约定在小数点左部有一位隐含位为1,即尾数的有效值为l.Mo
浮点数N的数值为：
N=（-1）sX1.MX2e~127
（1）写出1EEE754标准32位单精度浮点数所能表示的最小规格化止数，分别用二进制和十六进制表示
（2）写出1EEE754标准32位单精度浮点数所能表示的最大规格化负数，分别用二进制和十六进制表示
1、设某机器字长为16位，数据表示格式如下：
0125615
数符阶符阶码尾数
其中，数符S部分：
0表示1表示“一”；
指数E部分：
包括1位阶符和4位数值；
尾数M部分：
浮点数N的数值为：
N=（—1）SXO.MX2E。
（1）阶码与尾数均采用原码表示，写出上述数据格式所能表示的浮点规格化最小止数，分别用二进制和十六进制表示。
⑵阶码与尾数均采用补码表示，写出上述数据格式所能表示的浮点规格化最大负数，分别用二进制和十六进制表示。
2、设x=-（）.ll（）l,y二（）.1011,利用补码一位乘法计算xXyo假设利用A寄存器存放乘积和部分积的高位部分、B寄存器存放被乘数、C寄存器存放乘数和部分积的低位部分。
（1）A、B、C寄存器的初值分别为什么？
（2）写出运算步骤及最示结果。
2、下图给出了实现补码乘法的部分硬件框图。
（1）请问下图中两个&门的输入信号1、2、
3、4分别为什么信号。
（2）按补码一位乘法规则计算xXy,其中x=0.11001,y=0.1（）（）01o
Vi
CR
ALU
A
>1
&
（HJE
B
B
R
QQ
Ci
Bfl
B
Ba
-O
L2
rtWM冲
&
s
写出xXy的真值。
00.00000
-►00.00000
00.11001
1001100
0100110
00.11001
―►00.01100
1010011
2、按补码乘法规则将下列乘法运算算式完成,
00.001100101001
2、按补码一位乘法规则将下列乘法运算算式完成，并写出xXy的结果。
假设利用A寄存
器存放乘积和部分积的高位部分、B寄存器存放被乘数、C寄存器存放乘数和部分积的低位
部分。
（1）根据右边的运算式，写出A、B、C寄存器的初值;
（2）完成右边运算式，并写出结果。
00.00000
A00.00000
00.11001
>00.11001
1001100
0100110
00.01100
00.0011（）
1010011
01（）1001
2、已知X=—22,y=+25,试用布斯算法求［xXy］补。
2•已知［X］原=0.10101,［Y］原二0.11110,用原码不恢复余数法求X/Y°（请写出详细过程）
（原码、补码一位乘法.除法都需要掌握）
3.（12分）已知某模型机的浮点数据表示格式如下：
其中，浮点数尾数和粧.吸•的基值均为2,均采用补码表示。
已知浮点数的机器数表示格式为：
［X］补=1111100100100101［Y］补=11110111001101003
按浮点加减运算步骤计算［X-Y］补。
（要求写出详细运算歩骤，并进行规洛化）3
2012乙展15“
数符3
阶符2
阶码2
尾数卩
3.（12分）设浮点数硕瑟L5位（含符号位），尾数为6位（不含符号位），翔通億如下图所示,按浮点数的运算步骤，计算X+Y,其中xm110101X2如，Y二-0.111010X2如.（要求写岀详^田运算步骤,
并进行规格化）卩
数符4
阶码，
尾数"
◄>
1位3
・5位心・
"6位“°
4、（12分）用16KX8位的存储芯片构成64KX8位存储器2
⑴计算构成符合要求的存储器共需多少片存储芯片？
“
⑵写出各存储芯片的地址分配表。
“
⑶画出存储芯片与CPU的连接逻辑图。
（除存储芯片和译码器外，其他逻辑门电路自选，但要注明是什么门电路）a
4、要求用64K*16位的SRAM芯片设计128K*16位的用八程序区存储空间，用64K*16位的EPROM芯片设计128K*16位的只读存储空间。
EPROM地址从00000H开始，RAM的地址从2000（）H开始。
试问：
（1）构成128K*16位的用户程序区存储空间和128K*16位的只读存储空间需耍64KB6位、64K辺6位芯片分别为多少片？
（2）请给出每块芯片的地址范围？
冇几个芯片，就要写几个地址范围。
（3）请画出该存储器的组成框图。
5、下图给出了一个双总线结构模型机的CPU组成框图。
信息传送方向如图所示。
图中“O”为控制门，用于控制寄存器与总线之间的接通。
图中SP为堆栈指示器，TEMP为暂存器，用于存放源操作数，Y寄存器用于存放ALU的一个操作数。
ALU可以完成的功能为：
F=A,F=B,F=A+B,F=A-B,F=A+1,F=A—1,F=B+1,F=B—1等。
现对ADD（尺），A?
。
指令做如下规定：
（1）该指令的功能为：
将目标操作数与源操作数进行加运算。
（2）该指令的操作数为：
源操作数寄存器间接寻址，有效地址
目标操作数为奇存器直接寻址，操作数放在寄存器中。
（3）当访存取指或取数时，在送地址的同时应发Read信号；当访存写结果时，在把写入数据送入MDR的同时应发Write信号。
（4）假定主存以字为编址单位，每取一条指令，PC+k
试写出执行指令：
ADD（&）,他的指令流程和微控制信号序列。
IR
PC
HR
9
PC-B
ad
主存储器
F-MAR
F-MDR
MDR-B
Write
f-r3
F~SP-o
Ro
Ri
R2
Rs
SP
aTEMP
Ro-B
-O
Ri-B
r2-*b
-O
RlB
SPfB
-o
TEMP-B
F-TEMP
—o-
F-Y
ALU
5、（题设同上例）
试写出执行指令SUBRbX（Ro）的控制信号序列。
说明：
1、该指令源寻址方式为寄存器型寻址，源有效地址为Es二目标寻址为变址寻址，目标冇效地址为Ed=X+（Ro）,其中变址值X存放在该指令的下一个地址单元。
该指令功能为（Ed）-（R1）-*Edo
2、当访存取指或収数时，在送地址的同时应发Read信号；当访存写结果时，在把写入数据送入MDR的同时应发Write信号。
3、每读出一条指令，（PC）+1-PC
5、下图为一典型的单总线结构计算机框图。
信息传送方向如图所示。
图中“O”为控制门,川于控制寄存器与总线之间的接通。
GR为通用寄存器组，Y与Z为两个暂存器，分别暂存
操作数和中间结果。
A、B为ALU的两个输入端,并假定ALU具有A+l、A-KA+B、A-B等功能。
主存以字编址，每条指令和每个数据均占一个主存单元。
假设有一条加法指令：
ADD（RD,RO,具功能为将源操作数和口的操作数相加，并将结果存放到R0+。
设前一操作数地址为源操作数，后一地址为目的操作数。
试写出该加法指令的操作流程以及控制信号序列。
最后-•题还有可能出现类似如下的题目：
5、下图是一微程序流程，每一方椎为一条微指令，川字母A〜P分别表示微指令执行的微操作，该微程序流程的两个分支分别是：
指令的OP最低两位（Ioh）控制4路转移；状态标志Cz的值决定后继微地址的形成。
（1）设计该微程序的微指令的顺序控制字段及微指令格式？
⑵为每条微指令分配一个微地址及后继地址？
（由于A~P共16条微指令，下地址用四位二进制表示，及地址范围从0000-1111）
主存储器M
5、下图为一CPU的结构框图。
（1）请标明图中a、b、c、d四个寄存器的名称。
（2）简述取指令的操作流程。
（3）若加法指令格式与功能如下，其中D为直接寻址，及D为地址:
其功能为：
（AC）+（D）AC
试分析执行上述加法指令的操作流程。
状态寄存器
升级会员 