PCB走线.docx
《PCB走线.docx》由会员分享，可在线阅读，更多相关《PCB走线.docx（9页珍藏版）》请在冰点文库上搜索。
PCB走线
关于PCB的走线技巧
减小字体
增大字体
布线（Layout）是PCB设计工程师最基本的工作技能之一。
走线的好坏将直接影响到整个
系统的性能,大多数高速的设计理论也要最终经过Layout得以实现并验证,由此可见,布
线在高速PCB设计中是至关重要的。
下面将针对实际布线中可能遇到的一些情况,分析其
合理性,并给出一些比较优化的走线策略。
主要从直角走线,差分走线,蛇形线等三个方面来阐述。
1． 直角走线
直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的标准之一,
那么直角走线究竟会对信号传输产生多大的影响呢？
从原理上说,直角走线会使传输线的
线宽发生变化,造成阻抗的不连续。
其实不光是直角走线,顿角,锐角走线都可能会造成
阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：
一是拐角可以等效为传输线上的容性
负载,减缓上升时间;二是阻抗不连续会造成信号的反射;三是直角尖端产生的EMI。
传输线的直角带来的寄生电容可以由下面这个经验公式来计算：
C=61W（Er）1/2/Z0
在上式中,C就是指拐角的等效电容（单位：
pF）,W指走线的宽度（单位：
inch）,εr
指介质的介电常数,Z0就是传输线的特征阻抗。
举个例子,对于一个4Mils的50欧姆传输
线（εr为4.3）来说,一个直角带来的电容量大概为0.0101pF,进而可以估算由此引起的
上升时间变化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出,直角走线带来的电容效应是极其微小的。
由于直角走线的线宽增加,该处的阻抗将减小,于是会产生一定的信号反射现象,我们可
以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗,然后根据经验公
式计算反射系数：
ρ=（Zs-Z0）/（Zs+Z0）,一般直角走线导致的阻抗变化在7%-20%之间,因
而反射系数最大为0.1左右。
而且,从下图可以看到,在W/2线长的时间内传输线阻抗变化到最小,再经过W/2时
间又恢复到正常的阻抗,整个发生阻抗变化的时间极短,往往在10ps之内,这样快而且微
小的变化对一般的信号传输来说几乎是可以忽略的。
很多人对直角走线都有这样的理解,认为尖端容易发射或接收电磁波,产生EMI,这也成
为许多人认为不能直角走线的理由之一。
然而很多实际测试的结果显示,直角走线并不会
比直线产生很明显的EMI。
也许目前的仪器性能,测试水平制约了测试的精确性,但至少
说明了一个问题,直角走线的辐射已经小于仪器本身的测量误差。
总的说来,直角走线并不是想象中的那么可怕。
至少在GHz以下的应用中,其产生的任何
诸如电容,反射,EMI等效应在TDR测试中几乎体现不出来,高速PCB设计工程师的重点还
是应该放在布局,电源/地设计,走线设计,过孔等其他方面。
当然,尽管直角走线带来
的影响不是很严重,但并不是说我们以后都可以走直角线,注意细节是每个优秀工程师必备的基本素质,而且,随
着数字电路的飞速发展,PCB工程师处理的信号频率也会不断提高,到10GHz以上的RF设计
领域,这些小小的直角都可能成为高速问题的重点对象。
2． 差分走线
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛,电路中最关键
的信号往往都要采用差分结构设计,什么另它这么倍受青睐呢？
在PCB设计中又如何能保
证其良好的性能呢？
带着这两个问题,我们进行下一部分的讨论。
何为差分信号？
通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两
个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分
走线。
差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面：
a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同
时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完
全抵消。
b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以
相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。
c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号
依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也
更适合于低幅度信号的电路。
目前流行的LVDS（low voltage differential
signaling）就是指这种小振幅差分信号技术。
对于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优
势。
也许只要是接触过Layout的人都会了解差分走线的一般要求,那就是“等长、等距”
。
等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距则主要是为了保
证两者差分阻抗一致,减少反射。
“尽量靠近原则”有时候也是差分走线的要求之一。
但所有这些规则都不是用
来生搬硬套的,不少工程师似乎还不了解高速差分信号传输的本质。
下面重点讨论一下
PCB差分信号设计中几个常见的误区。
误区一：
认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回
流途径。
造成这种误区的原因是被表面现象迷惑,或者对高速信号传输的机理认识还不够
深入。
从图1-8-15的接收端的结构可以看到,晶体管Q3,Q4的发射极电流是等值,反向的
他们在接地处的电流正好相互抵消（I1=0）,因而差分电路对于类似地弹以及其它可能存在于电源和地平面上
的噪音信号是不敏感的。
地平面的部分回流抵消并不代表差分电路就不以参考平面作为信
号返回路径,其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高
频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦
合,哪一种耦合强,那一种就成为主要的回流通路,图1-8-16是单端信号和差分信号的地
磁场分布示意图。
在PCB电路设计中,一般差分走线之间的耦合较小,往往只占10~20%的耦合度,更多的还
是对地的耦合,所以差分走线的主要回流路径还是存在于地平面。
当地平面发生不连续的
时候,无参考平面的区域,差分走线之间的耦合才会提供主要的回流通路,见图1-8-17所
示。
尽管参考平面的不连续对差分走线的影响没有对普通的单端走线来的严重,但还是会降低差分信号的质量,
增加EMI,要尽量避免。
也有些设计人员认为,可以去掉差分走线下方的参考平面,以抑
制差分传输中的部分共模信号,但从理论上看这种做法是不可取的,阻抗如何控制？
不给
共模信号提供地阻抗回路,势必会造成EMI辐射,这种做法弊大于利。
误区二：
认为保持等间距比匹配线长更重要。
在实际的PCB布线中,往往不能同时满足差
分设计的要求。
由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才
能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行,这时候我们该
如何取舍呢？
在下结论之前我们先看看下面一个仿真结果。
从上面的仿真结果看来,方案1和方案2波形几乎是重合的,也就是说,间距不等造成的影
响是微乎其微的,相比较而言,线长不匹配对时序的影响要大得多（方案3）。
再从理论
分析来看,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间的耦合本身就不
显著,所以阻抗变化范围也是很小的,通常在10%以内,只相当于一个过孔造成的反射,这对信号传输不会造成
明显的影响。
而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模的
成分,降低信号的质量,增加了EMI。
可以这么说,PCB差分走线的设计中最重要的规则就是匹配线长,其它的规则都可以根据
设计要求和实际应用进行灵活处理。
误区三：
认为差分走线一定要靠的很近。
让差分走线靠近无非是为了增强他们的耦合,既
可以提高对噪声的免疫力,还能充分利用磁场的相反极性来抵消对外界的电磁干扰。
虽说
这种做法在大多数情况下是非常有利的,但不是绝对的,如果能保证让它们得到充分的屏
蔽,不受外界干扰,那么我们也就不需要再让通过彼此的强耦合达到抗干扰和抑制EMI的目的了。
如何才能保证
差分走线具有良好的隔离和屏蔽呢？
增大与其它信号走线的间距是最基本的途径之一,电
磁场能量是随着距离呈平方关系递减的,一般线间距超过4倍线宽时,它们之间的干扰就
极其微弱了,基本可以忽略。
此外,通过地平面的隔离也可以起到很好的屏蔽作用,这种结构在高频的（10G以上）IC封装PCB设计中经常会用采用,被称为CPW结构,可以保证严格的差分阻抗控制（2Z0）,如图1-8-19。
差分走线也可以走在不同的信号层中,但一般不建议这种走法,因为不同的层产生的诸如
阻抗、过孔的差别会破坏差模传输的效果,引入共模噪声。
此外,如果相邻两层耦合不够
紧密的话,会降低差分走线抵抗噪声的能力,但如果能保持和周围走线适当的间距,串扰
就不是个问题。
在一般频率（GHz以下）,EMI也不会是很严重的问题,实验表明,相距500Mils的差分走线,在3
米之外的辐射能量衰减已经达到60dB,足以满足FCC的电磁辐射标准,所以设计者根本不
用过分担心差分线耦合不够而造成电磁不兼容问题。
PCB电路版图设计的常见问题
PCB电路版图设计的常见问题
问题1：
什么是零件封装,它和零件有什么区别？
答：
（1）零件封装是指实际零件焊接到电路板时所指示的外观和焊点位置。
（2）零件封装只是零件的外观和焊点位置,纯粹的零件封装仅仅是空间的概念,因此不同的零件可以共用同一个零件封装;另一方面,同种零件也可以有不同的封装,如RES2代表电阻,它的封装形式有AXAIL0.4、AXAIL0.3、AXAIL0.6等等,所以在取用焊接零件时,不仅要知道零件名称还要知道零件的封装。
（3）零件的封装可以在设计电路图时指定,也可以在引进网络表时指定。
设计电路图时,可以在零件属性对话框中的Footprint设置项内指定,也可以在引进网络表时也可以指定零件封装。
问题2：
导线、飞线和网络有什么区别？
答：
导线也称铜膜走线,简称导线,用于连接各个焊点,是印刷电路板最重要的部分,印刷电路板设计都是围绕如何布置导线来进行的。
与导线有关的另外一种线,常称之为飞线也称预拉线。
飞线是在引入网络表后,系统根据规则生成的,用来指引布线的一种连线。
飞线与导线是有本质的区别的。
飞线只是一种形式上的连线,它只是形式上表示出各个焊点间的连接关系,没有电气的连接意义。
导线则是根据飞线指示的焊点间连接关系布置的,具有电气连接意义的连接线路。
网络和导线是有所不同的,网络上还包括焊点,因此在提到网络时不仅指导线而且还包括和导线相连的焊点。
问题3：
内层和中间层有什么区别？
答：
中间层和内层是两个容易混淆的概念。
中间层是指用于布线的中间板层,该层中布的是导线;内层是指电源层或地线层,该层一般情况下不布线,它是由整片铜膜构成。
问题4：
什么是内部网络表和外部网络表,两者有什么区别？
答：
网络表有外部网络表和内部网络表之分。
外部网络表指引入的网络表,即Sch或者其他原理图设计软件生成的原理图网络表;内部网络表是根据引入的外部网络表,经过修改后,被PCB系统内部用于布线的网络表。
严格的来说,这两种网络表是完全不同的概念,但读者可以不必严格区分。
问题5：
网络表管理器有什么作用？
答：
第一,引入网络表,这种网络表的引入过程实际上是将原理图设计的数据加载到印刷电路板设计系统PCB的过程。
PCB设计系统中数据的所有变化,都可以通过网络宏（NetlistMacro）来完成,系统通过比较、分析网络表文件和PCB系统的内部数据,自动产生网络宏。
第二,可以利用网络表管理器直接在PCB系统中编辑电路板各个组件间的连接关系,形成网络表。
问题6：
什么是类,引入类的概念有什么好处？
答：
所谓类就是指具有相同意义的单元组成的集合。
PCB中类定义是对用户开放的,用户可以自己定义类的意义及类的组成。
PCB中引入类主要有两个作用：
（1）便于布线F在电路板布线过程中,有些网络需要作特殊的处理,如一些重要的数据线为了避免电路板上其他组件的干扰,在布线时往往需要加大这些数据线和和其他组件间的安全间距。
可以将这些数据线归成一个类,在设置自动布线安全间距规则时可以将这个类添加到规则中,并且适当加大安全间距,那么自动布线时,这个类中的所有数据线的安全间距都被加大;在电路板布线过程中,电源和接地线往往需要加粗,以确保连接的可靠性,可以将电源和接地线归为一类,在设置自动布线导线宽度（Width Constraint）规则时,可以将这个类添加到规则中,并且适当加大导线宽度,那么自动布线时,这个类中的电源和接地线都会变宽。
（2）便于管理电路板组件F对于一个大型的电路板,它上面有很多零件封装,还有成千上万条网络,很杂乱,利用类可以很方便的管理电路板。
例如将电路板中的所有输入网络归类,在寻找某个输入网络时,只需在这个输入网络类里查找即可;也可以将电路板中的所有限压电阻归类,在寻找某个限压电阻时,只需在这个限压电阻类里查找即可。
问题7：
如何将外加焊点加入到网络中？
答：
可先将焊点加入到电路板中,然后双击焊点,打开焊点属性设置对话框,在Advaced中的Net项中选择合适的网络,即可完成焊点的放置。
问题8：
内层分割有什么用处？
答：
分割出来的内层可以用来连接一些重要的线路,即可以提高抗干扰能力也可以对重要的电路起保护作用。
问题9：
敷铜有什么作用,应该注意些什么？
答：
敷铜的主要作用是提高电路板的抗干扰能力,如果要对线路进行包导线或补泪滴,那么敷铜应该放在最后进行。
印制电路板的可靠性设计
目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。
实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。
例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。
因此，在设计印制电路板的时候，应注意采用正确的方法。
一、地线设计
在电子设备中，接地是控制干扰的重要方法。
如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。
电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。
在地线设计中应注意以下几点：
1.正确选择单点接地与多点接地
在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。
当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。
当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2.将数字电路与模拟电路分开
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。
要尽量加大线性电路的接地面积。
3.尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。
因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。
如有可能，接地线的宽度应大于3mm。
4.将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。
其原因在于：
印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力
PCB及电路抗干扰措施
PCB及电路抗干扰措施
印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就PCB抗干扰设计的几项常用措施做一些说明。
1.电源线设计
根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。
同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
2．地线设计
地线设计的原则是：
（1）数字地与模拟地分开。
若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。
低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。
高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
（2）接地线应尽量加粗。
若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。
因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。
如有可能，接地线应在2~3mm以上。
（3）接地线构成闭环路。
只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
3.退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是：
（1）电源输入端跨接10~100uf的电解电容器。
如有可能，接100uF以上的更好。
（2）原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。
（3）对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
（4）电容引线不能太长，尤其是高频旁路电容不能有引线。
此外，还应注意以下两点：
◆在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用RC电路来吸收放电电流。
一般R取1~2K，C取2.2~47uF。
◆CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
升级会员 