EDA选择题题库(65题)_附答案.pdf

EDA选择题题库(65题)_附答案.pdf

《EDA选择题题库(65题)_附答案.pdf》由会员分享，可在线阅读，更多相关《EDA选择题题库(65题)_附答案.pdf（7页珍藏版）》请在冰点文库上搜索。

1/7EDA选择题题库教师组卷、学生备考用1、在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）。

A.仿真器B.综合器C.适配器D.下载器2、在执行Quartus的（D）命令，可以精确分析设计电路输入与输出波形间的延时量。

A.CreatedefaultsymbolB.SimulatorC.CompilerD.TimingAnalyzer3、在VerilogHDL中，用语句（D）表示clock的下降沿。

A.posedgeclockB.negedgeclockC.clock=1b0D.clock=1b14、QuartusII中编译Verilog源程序时要求（C）。

A.文件名和实体可不同名B.文件名和实体名无关C.文件名和实体名要相同D.不确定5、Verilog语言对大小写是（D）。

A.敏感的B.只能用小写C.只能用大写D.不敏感6、在Verilog语言中，标识符描述正确的是（A）。

A.必须以英文字母或下划线开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7、符合Verilog标准的标识符是（A）。

A.A_2B.A+2C.2AD.228、符合Verilog标准的标识符是（A）。

A.a_2_3B.a*2C.2_2_aD.2a9、不符合Verilog标准的标识符是C。

A.a_1_inB.a_in_2C.2_aD.asd_110、下面数据中属于实数的是（A）。

A.4.2B.3C.1b1D.5b1101111、下面数据中属于位矢量的是（D）。

A.4.2B.3C.1b1D.5b1101112、运算符优先级的说法正确的是（A）。

A.NOT的优先级最高B.AND和NOT属于同一个优先级C.NOT的优先级最低D.前面的说法都是错误的13、运算符优先级的说法正确的是（D）。

A.括号不能改变优先级B.不能使用括号C.括号的优先级最低D.括号可以改变优先级2/714、如果a=1,b=0，则逻辑表达式（a&b）|（b&a）的值是（B）。

A.0B.1C.2D.不确定15、正确给变量X赋值的语句是（A）。

A.XA+B;D.前面的都不正确16、EDA的中文含义是（A）。

A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造17、可编程逻辑器件的英文简称是（D）。

A.FPGAB.PLAC.PALD.PLD18、现场可编程门阵列的英文简称是（A）。

A.FPGAB.PLAC.PALD.PLD19、基于下面技术的PLD器件中允许编程次数最多的是（C）。

A.FLASHB.EEROMC.SRAMD.PROM20、在EDA中，ISP的中文含义是（B）。

A.网络供应商B.在系统编程C.没有特定意义D.使用编程器烧写PLD芯片21、在EDA中，IP的中文含义是（D）。

A.网络供应商B.在系统编程C.没有特定意义D.知识产权核22、EPF10K20TC144-4具有多少个管脚（A）。

A.144个B.84个C.15个D.不确定23、如果a=1,b=1，则逻辑表达式（ab）|（b&a）的值是（A）。

A.0B.1C.2D.不确定24、Verilog文本编辑中编译时出现如下的报错信息Error:

syntaxerror:

signaldeclarationmusthave；，butfoundbegininstead.其错误原因是（A）。

A.信号声明缺少分号。

B.错将设计文件存入了根目录，并将其设定成工程。

C.设计文件的文件名与实体名不一致。

D.程序中缺少关键词。

25、QuartusII是哪个公司的软件（A）。

A.ALTERAB.ATMELC.LATTICED.XILINX26、下面对利用原理图输入设计方法进行数字电路系统设计的描述中，那一种说法是不正确的（C）。

A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；3/7B.原理图输入设计方法一般是一种自底向上的设计方法；C.原理图输入设计方法无法对电路进行功能描述；D.原理图输入设计方法也可进行层次化设计。

27、下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程（A）。

A.原理图/HDL文本输入功能仿真综合适配编程下载硬件测试B.原理图/HDL文本输入适配综合功能仿真编程下载硬件测试；C.原理图/HDL文本输入功能仿真综合编程下载适配硬件测试；D.原理图/HDL文本输入功能仿真适配编程下载综合硬件测试28、在EDA工具中，能将HDL转换为硬件电路的重要工具软件称为（D）。

A.仿真器B.综合器C.适配器D.下载器29、下面哪一个可以用作verilog中的合法的实体名（D）。

A.ORB.VARIABLEC.SIGNALD.OUT130、在Verilog中，语句”for（i=0;i=7;i=i+1）”定义循环次数为（A）次。

A.8B.7C.0D.131、执行QuartusII的（C）命令，可以对设计的电路进行仿真。

A.CreatDefaultSymbolB.CompilerC.SimulatorD.Programmer32、下面哪一个是QuartusII中的波形编辑文件的后缀名（B）。

A.gdfB.vwfC.sysD.tdf33、在QuartusII集成环境下为图形文件产生一个元件符号的主要作用是（D）。

A.综合B.编译C.仿真D.被高层次电路设计调用34、在QuartusII工具软件中，完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为（B）。

A.编辑B.编译C.综合D.编程35、综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，（D）是错误的。

A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。

4/7D.综合是纯软件的转换过程，与器件硬件结构无关；36、关于Verlog中的数字，请找出以下数字中数值最小的一个：

（）A.8b11001100B.8hCDC.8d205D.8o31537、下列标识符中，（B）是不合法的标识符。

A.State0B.9moonC.Not_Ack_0D.signal38、执行QuartusII的（A）命令，可以为设计电路建立一个元件符号。

AcreatesymbolfileB.simulatorC.compilerD.timinganalyzer39、请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于（C）。

A.ROMB.CPLDC.FPGAD.GAL40、基于EDA软件的FPGA/CPLD设计流程为：

原理图/HDL文本输入（A）综合适配（B）编程下载硬件测试。

A.功能仿真B.时序仿真C.逻辑综合D.配置41、IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（A）。

A.软IPB.固IPC.硬IPD.全对42、综合是EDA设计流程的关键步骤，在下面对综合的描述中，（D）是错误的。

A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。

B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件。

C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。

D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。

43、大规模可编程器件主要有FPGA、CPLD两类，其中CPLD通过（A）实现其逻辑功能。

A.可编程乘积项逻辑B.查找表（LUT）C.输入缓冲D.输出缓冲44、大规模可编程器件主要有FPGA、CPLD两类，其中FPGA通过（B）实现其逻辑功能。

A.可编程乘积项逻辑B.查找表（LUT）C.输入缓冲D.输出缓冲45、电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；下列方法中（A）不属于面积优化。

5/7A.流水线设计B.资源共享C.逻辑优化D.串行化46、always语句电平敏感信号触发情况下，不完整的IF语句，其综合结果可实现（A）。

A.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路47、状态机编码方式中，其中（A）占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。

A.一位热码编码B.顺序编码C.状态位直接输出型编码D.格雷码编码48、大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（C）A.CPLD即是现场可编程逻辑器件的英文简称；B.CPLD是基于查找表结构的可编程逻辑器件；C.早期的CPLD是从GAL的结构扩展而来；D.在Altera公司生产的器件中，FLEX10K系列属CPLD结构；49、基于EDA软件的FPGA/CPLD设计流程为：

原理图/HDL文本输入_综合适配_编程下载硬件测试。

功能仿真时序仿真逻辑综合配置引脚锁定。

（D）A.；B.;C.;D.。

50、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是:

（C）A.FPGA是基于乘积项结构的可编程逻辑器件；B.FPGA是全称为复杂可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。

6/751、如果线网类型变量说明后未赋值，起缺省值是（D）A.xB.1C.0D.z52、现网中的值被解释为无符号数。

在连续赋值语句中，assignaddr3:

0=-3;则addr被赋予的值是（A）A.4b1101B.4b0011C.4bxx11D.4bzz1153、reg7:

0mema255:

0正确的赋值是（A）A.mema5=3d0,B.8d0;C.1b1;D.mema53:

0=4d154、“a=4b1100,b=4bx110”选出正确的运算结果（B）A.a&b=0B.a&b=1C.b&a=xD.b&a=x55、时间尺度定义为timescale10ns/100ps，选择正确答案（C）A.时间精度10nsB.时间单位100psC.时间精度100psD.时间精度不确定56、若a=9,执行$display（“currentvalue=%0b,a=%0d”,a,a）正确显示为（B）A.currentvalue=1001,a=09B.currentvalue=1001,a=9C.1001,9D.currentvalue=00001001,a=957、在Verilog中定义了宏名definesuma+b+c下面宏名引用正确的是（C）A.out=sum+d;B.out=sum+d;C.out=sum+d;D.都正确58、下面哪个是可以用verilog语言进行描述，而不能用VHDL语言进行描述的级别？

（A）A.开关级B.门电路级C.体系结构级D.寄存器传输级59、在verilog中，下列语句哪个不是分支语句？

（D）A.if-elseB.caseC.casezD.repeat60、Verilog连线类型的驱动强度说明被省略时，则默认的输出驱动强度为（B）A.supplyB.strongC.pullD.weak61、已知“a=1b1;b=3b001;”那么a,b（C）A.4b0011B.3b001C.4b1001D.3b10162、在verilog语言中，a=4b1011，那么&a=（D）A4b1011B.4b1111C.1b1D.1b063、在verilog语言中，a=4b1011，那么|a=（C）A4b1011B.4b1111C.1b1D.1b064、在verilog语言中，a=4b1011，那么a=（C）A4b1011B.4b1111C.1b1D.1b07/765、子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化方法（B）流水线设计资源共享逻辑优化串行化寄存器配平关键路径法ABCD