数字电路课程设计数字钟之欧阳化创编.docx

上传人:b****2 文档编号:2151321 上传时间:2023-05-02 格式:DOCX 页数:16 大小:246.63KB
下载 相关 举报
数字电路课程设计数字钟之欧阳化创编.docx_第1页
第1页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第2页
第2页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第3页
第3页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第4页
第4页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第5页
第5页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第6页
第6页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第7页
第7页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第8页
第8页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第9页
第9页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第10页
第10页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第11页
第11页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第12页
第12页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第13页
第13页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第14页
第14页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第15页
第15页 / 共16页
数字电路课程设计数字钟之欧阳化创编.docx_第16页
第16页 / 共16页
亲,该文档总共16页,全部预览完了,如果喜欢就下载吧!
下载资源
资源描述

数字电路课程设计数字钟之欧阳化创编.docx

《数字电路课程设计数字钟之欧阳化创编.docx》由会员分享,可在线阅读,更多相关《数字电路课程设计数字钟之欧阳化创编.docx(16页珍藏版)》请在冰点文库上搜索。

数字电路课程设计数字钟之欧阳化创编.docx

数字电路课程设计数字钟之欧阳化创编

四川工业科技学院

时间:

2021.02.12

创作人:

欧阳化

电子信息工程学院课程设计

专业名称:

电子信息工程

课程名称:

数字电路课程设计

课题名称:

自动节能灯设计

设计人员:

蔡志荷

指导教师:

廖俊东

2018年1月10日

《模拟电子技术课程设计》任务书

一、课题名称:

数字钟的设计

二、技术指标:

(1)掌握数字钟的设计、组装和调试方法。

(2)熟练使用proteus仿真软件。

(3)熟悉各元件的作用以及注意事项。

三、要求:

(1)设画出总体设计框图,以说明数字钟由哪些相对独立的

功能模块组成,标出各个模块之间互相联系。

(2)设计各个功能模块的电路图,加上原理说明。

(3)选择合适的元器件,设计、选择合适的输入信号和输出

方式,确保电路正确性。

指导教师:

廖俊东

学生:

蔡志荷

电子信息工程学院

2018年1月10日

课程设计报告书评阅页

课题名称:

数字钟的设计

班级:

15级电子信息工程4班

姓名:

蔡志荷

2018年1月10日

指导教师评语:

考核成绩:

指导教师签名:

20年月

摘要

本次课程设计的主题是数字电子钟。

干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。

秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,这里用多谐振荡器加分频器来实现。

将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。

“时计数器”采用24进制计时器,可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发蜂鸣器实现报时。

 数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出;用控制电路和调节开关对LED显示的时间进行调节,以上两部分组成主体电路。

通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等,构成扩展电路。

本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路,可以实现:

计时、显示,时、分校时,整点报时等功能。

关键词:

数字时钟,振荡器,计数器,报时电路

第1章设计任务与要求

1.1设计指标数字钟简介

数字钟电路是一款经典的数字逻辑电路,它可以是一个简单的秒钟,也可以只计分和时,还可以计秒、分、时,分别为12进制或24进制,外加校时和整点报时电路。

数字钟已成为人们日常生活中必不可少的生活日用品。

广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。

由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。

因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟,使其完成时间及星期的显示功能。

多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。

具有时间显示、走时准确、显示直观、精度、稳定等优点,电路装置十分小巧,安装使用也方便而受广大消费的喜爱。

1.2具体要求

1、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法;

2、进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力;

3、提高电路布局,布线及检查和排除故障的能力。

1.3设计要求

1、设计一个有“时”、“分”、“秒”(23小时59分59秒)显示,且有校时功能的电子钟。

2、用中小规模集成电路组成电子钟,并在实验箱上进行组装、调试

3、画出框图和逻辑电路图、写出设计、实验总结报告。

4、整点报时。

在59分51秒时输出信号,音频持续10秒,在结束时刻为整点。

第2章元件清单及主要器件介绍

2.1元件清单

1、74LS90(6个)

2、74LS47(6个)

3、74LS00(6个)

4、74LS20(6个)

5、74LS04(6个)

6、共阳七段数码显示器(6个)

7、蜂鸣器(1个)

8、快关若干,电阻若干

2.2主要器件介绍

2.2.174LS90计数

本题目核心器件是计数器,常用的有同步十进制计数器74HC160以及异步二、五、十进制计数器74LS90.这里选用的是74LS90芯片。

74LS90的引脚图如图2-1表示。

图2-1

74LS90内部是由两部分电路组成的。

一部分是由时钟CKA与一位触发器Q0组成的二进制计数器,可记一位二进制数;另外一部分是由时钟CKB与三个触发器Q1、Q2、Q3组成的五进制异步计数器,可记五个数000~111.如果把Q0和CKB连接起来,CKB从Q0取信号,外部时钟信号接到CKA上,那么由时钟CKA和Q0、Q1、Q2、Q3组成十进制计数器。

R0

(1)和R0

(2)是异步清零端,两个同时为高电平有效;R9

(1)和R9

(2)是置9端,两个同时为高电平时,Q3Q2Q1Q0=1001,;正常计数时,必须保证R0

(1)和R0

(2)中至少一个接低电平,R9

(1)和R9

(2)中至少一个接低电平。

74LS90的功能表如表2-1所示。

2-1

2.2.274LS47

74LS47的引脚图如图2-3表示。

图2-3

译码为编码的逆过程。

它将编码时赋予代码的含义“翻译”过来。

实现译码的逻辑电路成为译码器。

译码器输出与输入代码有唯一的对应关系。

74LS47是输出低电平有效的七段字形译码器,它在这里与数码管配合使用。

表2-2列出了74LS47的真值表,表示出了它与数码管之间的关系。

2-2

H=高电平,L=低电平,×=不定

74LS47译码器原理如图2-4.

图2-4

74LS47是BCD-7段数码管译码器/驱动器,74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码,可以直接把数字转换为数码管的显示数字,从而简化了程序,节约了单片机的IO开销。

因此是一个非常好的芯片!

但是由于目前从节约成本的角度考虑,此类芯片已较少用,大部份情况下都是用动态扫描数码管的形式来实现数码管显示。

2.2.3七段数码显示器

共阳极七段数码管引脚图如图2-5表示。

图2-5

LED数码管中的发光二极管共有两种连接方法:

1、共阴极接法:

把发光二极管的阴极连在一起构成公共阴极。

使用时公共阴极接地,这样阳极端输入高电平的段发光二极管就导通点亮,而输入低电平的则不点亮。

实验中使用的LED显示器为共阴极接法。

2、共阳极接法:

把发光二极管的阳极连在一起构成公共阳极。

使用时公共阳极接+5V。

这样阴极端输入低电平的段发光二极管就导通点亮,而输入高电平的则不点亮,而输入高电平的则不点亮。

注:

课设中使用的是共阳极数码管。

第3章设计原理与电路

3.1计时电路

计时电路共分三部分:

计秒、计分、计时。

其中计秒和记分都是60进制,而计时为24进制。

难点在于三者之间进位信号的实现。

3.1.1计秒、计分电路

1、个位向十位的进位实现。

用两片74LS90异步计数器接成一个一步的60进制计数器。

所谓异步60进制计数器,即两片74LS90的时钟不一致。

各位时钟为1Hz方波来计秒,十位计数器的时钟信号需要从个位计数器来提供。

进位信号的要求是在十个秒脉冲中只产生一个下降沿,且与第十秒的下降沿对齐。

只能从个位计数器的输出端来提供,不可能从其输入端来找。

而计数器的输出端只有Q0、Q1、Q2、Q3四个信号,要么是其中一个,要么是它们之间的逻辑运算结果。

把个位的四个输出波形画出来,如图3-1所示。

图3-1

由于74LS90是在时钟的下降沿到来时计数,所以Q3正好符合要求,在10秒之内只给出一个下降沿,且与第19秒的下降沿对齐。

Q2虽然也只产生一个下降沿,但产生的时刻不对。

这样,个位和十位之间的进位信号就找到了,把个位的Q3(11端)连接到十位的CKA(14端)上。

2、六十进制的实现

当几秒到59时,希望回00.此时个位正好计满十个数,不用清零即可自动从9回0;十位应接成六进制,即从0~5循环计数。

用异步清零法,当6出现的瞬间,即Q3Q2Q1Q0=0110时,同时给R0

(1)和R0

(2)高电平,使这个状态变成0000,由于6出现时间很短,被0取代。

接线如图3-2所示。

图3-2

当十位计数到6时,输出0110,其中正好有两个高电平,把这两个高电平Q2和Q1分别接到74LS90的R0

(1)和R0

(2)端,即可实现清零。

一旦清零,Q2和Q1都为0,不能再继续清零,恢复正常计数,直到下次再同时为1。

计秒电路的仿真图如图3-2所示,计分电路和计秒电路是完全一致的,只是周期为1S的时钟信号改成了周期为60秒即1分钟的时钟信号。

3、秒向分的进位信号的实现

积分电路的关键问题是找到秒向分的进位信号。

当秒电路计到59秒时,产生一个高电平,在计到60秒时变成低电平,来一个下降沿送给计分电路做时钟。

计秒电路在计到59时的十位和个位的状态分别为0101和1001,把这四个1与起来即可,即十位的Q2和Q0,个位的Q3和Q0,与的结果作为进位信号。

使用74LS20四入与非门串反相器构成与门,如图3-3所示。

图3-3

计分电路与计秒电路一样,只是四输入与门产生的信号应标识为59分。

3.1.2计时电路

用两片74LS90实现二十四进制计数器,首先把两片74LS90都接成十进制,并且两片之间连接成具有十的进位关系,即接成一百进制计数器,然后在计到24时,十位和个位同时清理。

计到24时,十位的Q1=1,个位的Q2=1,应分别把这两个信号连接到双方芯片的R0

(1)和R0

(2)端。

如个位的Q2接到两个74LS90的R0

(1)清零端,十位的Q1接到两个74LS90的R0

(2)清零端。

计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果,如图3-4所示。

图3-4

计分和计时电路可以先单独用秒脉冲调试,以节省时间。

联调时,可把秒脉冲的频率加大。

图3-5是一个链接好的简单的没有校时和报时的数字时钟电路。

图3-5

图中为了把数显集中到一块,可以直接把时、分、秒的数码管拖动到一起。

但为了仿真时使器件管件的逻辑状态显示不影响数显的效果,可以从主菜单中把逻辑显示去掉即可。

3.2校时电路

接下来把校时电路加上,校时电路主要完成校分和校时。

选择较分时,拨动一次开关,分自动加一;选择校时时,拨动一次开关,小时自动加一。

校时校分应准确无误,能实现理想的时间校对。

校时校分时应切断秒、分、时计数电路之间的进位连线。

如图3-6,红色线框内是校时电路,由去抖动电路和选择电路组成。

图3-6

其中,计到59分的信号已有,如图3-6中所示。

只需把它和计秒电路的十位中的Q2Q0相与作为开始报时的一个条件即可。

见图3-7,U16:

A和U10:

D组成的与门输出即为报时开始信号。

图3-7

3.2.1报时锁存信号

用秒个位的计数器输出进行四高一低的报时锁存信号。

现在来分析一下50~59秒之间秒个位的状态。

秒个位:

Q3Q2Q1Q00000

0001

0010

0011

0100

0101

0110

0111

1000

1001

结合题目要求,通过这些状态的观察发现,秒个位的Q3’和Q0逻辑与后,正好在秒个位计到1、3、5、7时产生高电平,0、2、4、6时产生低电平,可作低四声报时的锁存信号;秒个位的Q3和Q0逻辑与后,正好在秒个位为9时产生高电平,可做高音的报时锁存信号;这样就产生了两个报时锁存信号。

3.2.2报时

把上述分析所得到的的报时开始信号分别和两个报时锁存信号相与,产生两路报时锁存信号,如图3-7,上面一路为高音报时锁存,下面一路为低音报时锁存。

图中左面三个与非门实现的是与或逻辑,前面已介绍。

上下两路报时锁存信号分别与1kHz和500Hz的音频信号(20Hz~30kHz)相与或来驱动数字喇叭,实现整点报时功能。

这里喇叭使用元件SOUNDER,它接收数字信号。

实验时,把59分50秒这个报时开始信号直接用高电平取代,这样比较省时。

另外实际连接电路时,可用555定时器产生一个1kHz的方波,再经D触发器二分屏得到500Hz的方波信号。

计时电路的1Hz方波也可由555定时器产生,但由于标准电阻和电容值的选择会带来一些积累误差,也可选用其他更精确的振荡电路来实现。

第4章仿真结果及误差分析

4.1实验结果

成功设计一个有“时”、“分”、“秒”(23小时59分59秒)显示,有校时功能的电子钟。

能够实现整点报时。

在59分51秒时输出信号,音频持续10秒,在结束时刻为整点。

且能够正常仿真。

如图4-1是完整的数字钟电路图。

图4-1

4.2实时分析

本次课程设计电路完全按照仿真图所连的,在测试时,当开始进行时校时时,没有出现问题,但当进行到分校时时,发现计数电路的秒电路开始乱跳出错。

因此,电路一定是有地方出错了,在反复对照后,发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的,因此,在接线时一定要注意把不要的多余的线拿掉。

仿真时用的脉冲是用的软件里的时钟脉冲,没有使用555定时器,可能会造成一定的误差。

第5章设计总结

通过这次数字电子钟的课程设计,我们把学到的东西与实践相结合,深化了我对数字电路设计和模拟电路的设计,让我在设计的实践中获得了更多的知识,同时锻炼了我的动手能力。

在这过程中对我们学的知识了更进一步的理解,而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法,也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。

虽然这只是一次学期末的课程设计,但通过这次课程设计我们了解了课设计的一般步骤、方法和设计中应注意的一些问题。

我觉得这次设计是很有重要意义的,它锻炼了同学们对待问题时的态度和处理事情的能力,了解了各个芯片能够完成什么样的功能,使用芯片时应该注意那些要点,同一个电路可以用那些芯片实现,各个芯片实现同一个功能的区别。

总之,这次课程设计让我学到了好多东西,这种课程设计对一个大学生是非常重要的。

在此我要感谢我同组的搭档蔡西!

然后,非常感谢廖老师的耐心指导!

参考文献

【1】张存礼、韩爱娟主编.电子技术综合实训.北京师范大学出版社.2005.8。

【2】朱清慧主编.Proteus教程.清华大学出版社.2011.6。

【3】阎石主编.数字电子技术基础.高等教育出版社.2016.4。

时间:

2021.02.12

创作人:

欧阳化

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 求职职场 > 简历

copyright@ 2008-2023 冰点文库 网站版权所有

经营许可证编号:鄂ICP备19020893号-2