版图设计论文15篇文档格式.docx

版图设计论文15篇文档格式.docx

《版图设计论文15篇文档格式.docx》由会员分享，可在线阅读，更多相关《版图设计论文15篇文档格式.docx（57页珍藏版）》请在冰点文库上搜索。

厚膜混合集成电路；

厚膜工艺

0引言

随着电子技术的飞速发展，对电子设备、系统的组装密度的要求越来越高，对电路功能的集成度、可靠性等都提出了更高的要求。

电子产品不断地小型化、轻量化、多功能化。

除了集成电路芯片的集成度越来越高外，电路结构合理的版图设计在体积小型化方面也起着举足轻重的作用。

1厚膜工艺技术简述

厚膜工艺技术是将导电带和电阻通过丝网漏印、烧结到陶瓷基板上的一种工艺技术[1]。

厚膜混合集成电路是在厚膜工艺技术的基础上，将电阻通过激光精调后，再将贴片元器件或裸芯片装配到陶瓷基板上的混合集成电路[2]。

厚膜混合集成电路基本工艺流程图见图1。

图1厚膜工艺流程图

厚膜工艺与印制板工艺比较见表1。

2电路版图设计

2.1设计要求

将电路原理图（图2，图3）平面化设计在直径为34mm的PCB板上（对电路进行分析后无需考虑相互干扰），外形尺寸图见图4。

其中：

序列号及电源为需要引出的引脚。

表1厚膜工艺与印制板工艺比较

图2原理图

（1）

图3原理图

（2）

图4外形尺寸图

2.2设计步骤

2.2.1分类清点电路中的元器件数量

分类清点电路中的元器件数量见表2。

表2元器件数量

2.2.2确定电路设计方案

根据电路原理图，对以下3个方案逐一进行分析：

（1）方案1：

在印制板上双面布线

简单计算一下各种元器件所占面积：

贴片电阻电容：

4.8×

46=220.8mm2；

贴片二三极管：

8.9×

5=44.5mm2；

贴片集成电路：

77×

3+72=303mm2；

贴片运算放大器：

33.44×

11=367.84mm2；

电位器：

38×

4=152mm2；

晶振：

16mm2。

元器件的总面积：

220.8+44.5+303+367.84+152+16=1104.14mm2≈11cm2。

印制板的可利用面积（单面）：

3.14×

14.52=660.185mm2≈6.6cm2。

很显然，利用双面布局布线，印制板的面积远远满足不了设计的需要。

另外，印制板为圆形，元件布局时面积的利用率更低。

所以仅仅利用印制板的面积来进行平面化设计，理论上不可行。

（2）方案2：

印制板上安装双列直插式厚膜电路模块

采用厚膜工艺和印制板工艺相结合的方法进行布局布线。

首先将电路原理图进行合理分割，确定要利用厚膜工艺进行设计的那部分电路，剩余部分电路则布线到印制板上。

用厚膜工艺的电路，在陶瓷基板上采用双面布线，组装贴片元器件，可以增大布线的面积。

然而，为了和印制板结合起来，双列直插式厚膜电路模块的引出端数目需求较多，采用最多的引出脚数量，也满足不了印制板与厚膜电路电连接的需要。

若采用裸芯片元件进行布线，则必须采用金属全密封封装。

由于金属外壳的存在，导致基片的面积变得更小，模块的引出端数目随之减少。

另外，裸芯片的电路只能采用单面布线，这样不能满足元件放置的需要，更不可能实现布线的需求。

所以该方案也不可行。

（3）方案3：

印制板上安装2个单列直插式厚膜电路模块

由方案1和方案2得知：

（1）必须在印制板上安装厚膜电路模块；

（2）采用2个单列直插式厚膜电路模块，且均采用双面布线。

2个单列直插式厚膜电路模块和1个双列直插式模块进行比较，虽然引出脚数目相等，但2个单列直插式电路比1个双列直插式电路的布线面积增大了1倍。

对于圆形的印制板，将2个厚膜电路模块平行放置在直径上和与直径平行的最近位置，就可以保证厚膜电路模块和印制板之间的过渡线数目最多，且高度不会超过允许高度。

经验证，这样的布局达到了厚膜电路模块和印制板上电路连接的需要，而且所有元件达到合理放置。

所以，方案3是可行的。

2.2.3电路版图设计过程[3?

4]

根据印制板外形尺寸的要求，2个单列直插式厚膜电路模块的陶瓷基片分别选用32mm×

16.5mm×

0.8mm和30mm×

0.8mm两种，根据电路的工作原理，对2个电路原理图进行合理分割，可调元器件和大体积元件放置在印制板上，不可调部分分别放置在两个陶瓷基片上，经过合理布图，陶瓷基板上PCB图分别见图5，图6。

图5厚膜电路1（正面和反面）

图6厚膜电路2（正面和反面）

红色为一次导体，浅绿色为介质，深蓝色，红色为一次导体，湖蓝色为介质，为二次导体，其余颜色为厚膜电阻，紫色为二次导体，其余颜色为厚膜电阻，共有13个引出脚。

共有12个引出脚。

将两个厚膜电路模块按照厚膜电路的工艺进行封装完成后，作为印制板上的两个元器件，将其与厚膜电路模块外的元件在印制板上进行布局布线设计，即可完成整个电路的版图设计，并达到了设计要求。

整个产品的印制板装配图见图7。

图7中，W1～W4为电位器，X为晶振，J1和J2分别为两块单列直插式厚膜电路模块。

C2为片式钽电容，U7为SO?

8集成电路，R*为片电容，其余为引出脚。

图7印制板装配图

3结语

在电路版图的设计过程中，充分考虑到调试的需要，将需调试的元件和体积较大的元件放置在印制板上，无需调试的小体积元件放置在厚膜电路模块里，使得仅利用印制板难以完成的布图任务因巧妙利用厚膜工艺集成而大大缩小了产品的体积，从而实现了复杂电路体积小型化的目的，而且使产品美观，调试方便。

厚膜技术从早期应用在航空航天、卫星通信等领域，发展到现在的汽车、家用电器、音响设备等工业领域，无不说明厚膜工艺技术有着很好的发展前景和实用价值。

《集成电路版图设计》课程教学改革与探索

《集成电路版图设计》课程对微电子专业学生理解电路设计的概念和工艺技术的认识，起到承前启后的作用，对此课程教学方法的研究有着重要的理论和现实意义。

集成电路版图；

教学方法；

改革

集成电路版图设计是集成电路设计的最终结果，版图质量的优劣直接关系到整个芯片的性能和经济性，因此，如何培养学生学好集成电路版图设计技术，具备成为合格的版图设计工程师的基本潜质，是摆在微电子专业老师面前的一个普遍难题。

如何破解这个难题，我们做了以下探索。

一、突出实践，理论配合

传统的《集成电路版图设计》课程采取理论教育优先，学生对于版图的基本理论和设计规则非常熟悉，但动手实践能力缺乏培养，往往在学生毕业后进入集成电路设计企业还需二次培训版图设计能力，造成了严重的人力资源浪费。

这是由于没有清晰的认识《集成电路版图设计》课程的性质，造成对它的讲授还是采取传统教学方式：

老师讲，学生听，偏重理论，缺乏实践，影响到学生在工作中面临实际设计电路能力的发挥。

《集成电路版图设计》是一门承接系统、电路、工艺、EDA技术的综合性课程，如果按照传统方式授课，课程的综合性和实践性无法得到体现，违背了课程应有的自身规律，教学效果和实用意义不能满足工业界的要求。

我们在重新思考课程的本质特点后，采取了实践先行，理论配合的教学方法，具体如下：

集成电路版图是根据逻辑与电路功能和性能要求，以及工艺水平要求来设计光刻用的掩膜图形，实现芯片设计的最终输出。

版图是一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图使用不同的图案来表示。

我们首先讲授版图设计工具EDA软件的使用，让学生掌握EDA软件的每一个主要功能，从图形的选择、材料的配置，让学生从感性角度认识实际的版图设计是如何开展的，每一个步骤是如何使用软件完成的，整体芯片版图设计的流程有哪些规定，学生此时设计的版图可能不是很精确和完美，但学生对于什么是版图和如何设计版图有了初步的感性认识，建立起版图设计的基本概念，对于后续的学习奠定了牢实的实践基础，此时再去讲授版图设计理论知识，学生更能理解深层的工艺知识和半导体理论，真正做到了知行合一，实践先行的教育理念，对学生能力的培养大有裨益。

二、注重细节，加强引导

传统方式讲授《集成电路版图设计》理论占大部分时间，学生知道二极管、晶体管、场效应管、电阻、电容等基本元器件的工作原理和构成要素，但是在版图设计中，这些元器件为什么要这样设计，其实内心中充满着疑惑和不解。

针对学生的疑惑，我们从工艺细节入手来解决这个问题。

作为集成电路版图设计者，首先要熟悉工艺条件和期间物理，才能确定晶体管的具体尺寸、连线的宽度、间距、各次掩膜套刻精度等。

版图设计的规则也是由工艺来确定的，掌握了工艺也就掌握了版图设计的钥匙。

我们将通用工艺文件的每一条规则向学生讲解，通用元器件的规则整理出它们的共性，最小宽度、长度、间距的尺寸提醒学生要记忆，不同芯片生产厂的工艺对比学习和研究，学生在这一系列规则的学习过程中，慢慢理解熟悉了工艺规则文件的组织构成及学习要点，能够举一反三的在不同工艺规则下，设计同一种元器件的版图，即使电路元器件的数量巨大，电路拓扑关系复杂，在老师耐心的讲解下，学生也能够依据工艺规则设计出符合要求的版图，这都是在理解了工艺规则细节的基础上完成的。

所以，关注细节，加强引导，是提高学生学习效果的一个重要方法。

三、完善考核机制，争取比赛练兵

学生成绩的提高，合理完善的考核机制不可或缺。

以往《集成电路版图设计》课程的考核主要是理论知识作业和课程报告，学生的学习效果和实际动手能力没有得到考核，造成不能全面评价学生的学习成绩。

我们采取项目形式，全方位考核学生的学习效果。

根据知识点，将通用模拟电路分成五大类，每个大类提取出经典的电路10种，使用主流芯片加工厂的生产工艺，由经验丰富的老师把它们的版图全部设计出来，作为库单元放在服务器中供学生参考。

在学生充分理解库单元实例的基础上，将以往设计的一些实用电路布置给学生，要求在规定的时间内，设计出合格的版图，以此作为最终的考核结果。

学生在学习课程期间，可以接触到不同工艺、不同结构的多种类电路，而且必须在规定的时间内设计出版图，这极大的促进了他们学习的积极性和时间观念。

学生在设计版图的过程中，会遇到多种问题，他们会采取问老师答疑，和同学讨论的多种方式解决，不仅能督促他们平时上课认真听讲，而且对遇到的问题也能多角度思考，最重要的是他们亲自动手设计版图，将工艺、电路、器件综合考虑，在约定的时间内能力得到极大提高。

老师根据学生上传至服务器中设计的不同项目版图打分，而且将每个项目的得分出具详细的报告，对学生的成绩进行点评。

学生通过查阅报告，能够知道课程学习的缺点和得分项，为下一次提高设计成绩是一个很好的参考。

除了日常学习设计版图项目，学生可以争取参加微电子专业的一些比赛，通过比赛体会一些具有挑战性的版图设计项目，来提高学生在实际场景下如何发挥设计能力和项目组织能力，为他们未来进入职场从事版图设计工作奠定坚实的专业能力和实际解决问题能力。

四、总结

《集成电路版图设计》课程是一门兼具理论基础和实践锻炼想结合的课程，对它的讲授不仅需要扎实的理论基础，还需合理的实践环节配合，才能取得良好的教学效果。

微电子专业集成电路版图设计的教学研究

摘要：

集成电路版图设计涵盖了微电子学、电路理论、计算机图形学等诸多学科的基础理论，这是微电子学专业的办学重要特色和人才培养重点方向。

以CMOS反相器和基本MOS差分放大器为例，介绍了集成电路版图设计的教学内容。

学生通过集成电路版图设计的教学环节，巩固了专业课程的理论知识，提高了集成电路设计的实践能力。

集成电路设计；

版图；

CMOS

集成电路（IntegratedCircuit）产业是典型的知识密集型、技术密集型、资本密集和人才密集型的高科技产业，是关系国民经济和社会发展全局的基础性、先导性和战略性产业，是新一代信息技术产业发展的核心和关键，对其他产业的发展具有巨大的支撑作用。

经过30多年的发展，我国集成电路产业已初步形成了设计、芯片制造和封测三业并举的发展格局，产业链基本形成。

但与国际先进水平相比，我国集成电路产业还存在发展基础较为薄弱、企业科技创新和自我发展能力不强、应用开发水平急待提高、产业链有待完善等问题。

在集成电路产业中，集成电路设计是整个产业的龙头和灵魂。

而我国集成电路设计产业的发展远滞后于计算机与通信产业，集成电路设计人才严重匮乏，已成为制约行业发展的瓶颈。

因此，培养大量高水平的集成电路设计人才，是当前集成电路产业发展中一个亟待解决的问题，也是高校微电子等相关专业改革和发展的机遇和挑战。

[1-4]

一、集成电路版图设计软件平台

为了满足新形势下集成电路人才培养和科学研究的需要，合肥工业大学（以下简称“我校”）从2005年起借助于大学计划，和美国MentorGraphics公司、Xilinx公司、Altera公司、华大电子等公司合作建立了EDA实验室，配备了ModelSim、ICStation、Calibre、XilinxISE、QuartusII、九天Zeni设计系统等EDA软件。

我校相继开设了与集成电路设计密切相关的本科课程，如集成电路设计基础、模拟集成电路设计、集成电路版图设计与验证、超大规模集成电路设计、ASIC设计方法、硬件描述语言等。

同时对课程体系进行了修订，注意相关课程之间相互衔接，关键内容不遗漏，突出集成电路设计能力的培养，通过对课程内容的精选、重组和充实，结合实验教学环节的开展，构成了系统的集成电路设计教学过程。

[5，6]

集成电路设计从实现方法上可以分为三种：

全定制（fullcustom）、半定制（Semi-custom）和基于FPGA/CPLD可编程器件设计。

全定制集成电路设计，特别是其后端的版图设计，涵盖了微电子学、电路理论、计算机图形学等诸多学科的基础理论，这是微电子学专业的办学重要特色和人才培养重点方向，目的是给本科专业学生打下坚实的设计理论基础。

在集成电路版图设计的教学中，采用的是中电华大电子设计公司设计开发的九天EDA软件系统（ZeniEDASystem），这是中国唯一的具有自主知识产权的EDA工具软件。

该软件与国际上流行的EDA系统兼容，支持百万门级的集成电路设计规模，可进行国际通用的标准数据格式转换，它的某些功能如版图编辑、验证等已经与国际产品相当甚至更优，已经在商业化的集成电路设计公司以及东南大学等国内二十多所高校中得到了应用，特别是在模拟和高速集成电路的设计中发挥了强大的功能，并成功开发出了许多实用的集成电路芯片。

九天EDA软件系统包括ZeniDM（DesignManagement）设计管理器，ZeniSE（SchematicEditor）原理图编辑器，ZeniPDT（physicaldesigntool）版图编辑工具，ZeniVERI（PhysicalDesignVerificationTools）版图验证工具，ZeniHDRC（HierarchicalDesignRulesCheck）层次版图设计规则检查工具，ZeniPE（ParasiticParameterExtraction）寄生参数提取工具，ZeniSI（SignalIntegrity）信号完整性分析工具等几个主要模块，实现了从集成电路电路原理图到版图的整个设计流程。

二、集成电路版图设计的教学目标

根据培养目标结合九天EDA软件的功能特点，在本科生三年级下半学期开设了为期一周的以九天EDA软件为工具的集成电路版图设计课程。

在集成电路版图设计的教学中，首先对集成电路设计的一些相关知识进行回顾，介绍版图设计的基础知识，如集成电路设计流程，CMOS基本工艺过程，版图的基本概念，版图的相关物理知识及物理结构，版图设计的基本流程，版图的总体设计，布局规划以及标准单元的版图设计等。

然后结合上机实验，讲解Unix和Linux操作系统的常用命令，详细阐述基于标准单元库的版图设计流程，指导学生使用ZeniSE绘制电路原理图，使用ZeniPDT进行NMOS/PMOS以及反相器的简单版图设计。

在此基础上，让学生自主选择一些较为复杂的单元电路进行设计，如数据选择器、MOS差分放大器电路、二四译码器、基本RS触发器、六管MOS静态存储单元等，使学生能深入理解集成电路版图设计的概念原理和设计方法。

最后介绍版图验证的基本思想及实现，包括设计规则的检查（DRC），电路参数的检查（ERC），网表一致性检查（LVS），指导学生使用ZeniVERI等工具进行版图验证、查错和修改。

基于平衡技术的微带低通滤波器版图优化设计

微带线结构的不连续性，使反射损耗和插入损耗较大，影响滤波器性能。

利用平衡法提升滤波器并联分支中较低的特性阻抗，达到降低微带线宽度的目的，从而均衡整个滤波器的宽度，使版图仿真优化。

以一个5阶切比雪夫微带低通滤波器设计为例，仿真结果表明，滤波器通带内反射损耗从-9.566dB降低到-15.837dB，插入损耗从0.679dB降低到0.322dB，与直接采用Richards变换和Kuroda规则设计微带低通滤波器相比，该方法能缩短滤波器设计周期，获得满意的滤波器性能。

低通滤波器；

微带线；

平衡技术；

版图优化

收稿日期：

20110911微带滤波器是无线通信的重要部件。

随着无线通信系统的发展，加速了微带滤波器的研究进程，发明许多Q值适中、重量轻、稳定性好的微带滤波器。

计算机辅助设计软件的出现，使设计者在设计过程中避免繁杂的计算过程,提高复杂电路设计效率，缩短设计周期。

设计者通常运用Richards变换与Kuroda规则设计微带低通滤波器［13］。

该方法设计的滤波器在接头处会由于相邻耦合线线宽不同产生不连续性，使插入损耗较大，不满足一些射频通信的要求。

为了解决此问题，采用电磁带隙结构与高低阻抗线结合的方法，改善了通带性能，但阻带性能变差，体积变大［4］。

运用分形技术设计高低阻抗滤波器取得了一定的效果，但设计方法复杂，对于加工精度要求较高［5］。

本文提出一种采用平衡技术优化微带低通滤波器版图的方法，并以5节切比雪夫微带低通滤波器为例，通过在低特性阻抗并联传输线节点处再并联相同长度的微带线，修改两条微带线特性阻抗为原来的两倍达到优化版图的目的。

原理图仿真和版图仿真均验证了该方法的可行性。

该方法简单易行，只需使用ADS软件就能方便修改，并且可以用于带阻滤波器等其他微带结构的滤波器，具有良好的应用前景。

1平衡技术设计原理

使用Richards变换和Kuroda规则设计微带滤波器，所得串并联传输线长度理论上是相同的。

选取各支节传输线长度l为截止频率下波长的1／8，由终端开路传输线阻抗分布表达式：

Zin（l）=-jZ0tanβ1

（1）式中：

传播常数β=2π／λ；

Z0为特性阻抗。

将l=λ／8带入式

（1）可得：

Zin（l）=-jZ0

（2）若传输线长度l保持不变，使两条特性阻抗Z0相同长度l相等的终端开路传输线并联于同一点，则其输入阻抗会减半为Z0／2；

反之，将两段并联终端开路传输线特性阻抗提高1倍并联于同一点且保持传输线长度l不变，则输入阻抗保持不变为Z0。

由以上推导可知，用平衡技术修改滤波器并联终端开路传输线不影响各节的输入阻抗。

2用Richards变换、Kuroda规则设计微带低通滤波器由于当频率较高时电感和电容应选的元件值过小，由于寄生参数的影响，如此小的电感和电容已经不能再使用集中参数元件并且工作波长与滤波器元件的物理尺寸相近，滤波器元件之间的距离不可忽视，需要考虑分布参数效应［67］。

基于以上原因，设计者先设计出有电感、电容组成的集中参数滤波器，然后运用Richards变换和Kuroda规则转换为合适的微带滤波器结构。

本文设计的微带低通滤波器指标如下：

截止频率为f0=3GHz，通带内波纹为0.5dB，在2倍截止频率处具有不小于40dB的带外衰减，输入/输出阻抗为50Ω。

基板厚度H=0.762mm，基板相对介电常数Er=3.66，磁导率μ=1H/M，金属电导率为5.88mS/m，封装高度Hu=1.0+33mm,金属层厚度T=0.035mm。

通过计算选用5阶切比雪夫微带低通滤波器模型进行设计［8］。

电路原理及其仿真结果如图1所示。

图1微带低通滤波器原理电路及仿真结果由图可以看出串联和并联的微带线长度均为λ／8，而宽度与特性阻抗大小相关。

由于原理图仿真是在理想条件下进行的，而实际的电路板需要考虑耦合和干扰等因素的影响。

ADS版图仿真是采用矩量法进行电磁仿真，对版图的仿真结果更符合电路实际情况［8］。

图1所示的滤波器原理图对应的版图结构及仿真结构如图2所示。

图2微带低通滤波器版图结构及仿真结果3用平衡技术设计微带低通滤波器

由于微带传输线的特性阻抗越高，传输线的宽度就越窄。

反之，阻抗越低，宽度就越宽。

从第2节中的滤波器原理图可看出，TL3和TL5两段并联的微带线，他们的宽度比较宽即特性阻抗偏大，使用平衡技术，在TL3并联点处再并联一根相同长度的终端开路微带线，将两根线的特性阻抗扩大为原来的2倍，并运用ADS软件中的LineCalc工具推算出线的宽度W。

对于TL5用同样的方法设计。

电路原理及仿真结果如图3所示。

图3改进后微带低通滤波器原理电路及仿真结果图3所示的滤波器原理图对应的版图结构及仿真结构如图4所示。

图4改进后微带低通滤波器版图结构及仿真结果由图1和图3的原理图仿真结果可以看出，优化前的反射损耗，插入损耗与优化后的数值几乎相同。

这与使用平衡技术修改原理图后不改变原有滤波器阻抗的结论相一致。

由图2和图4的版图仿真结果可以看出，通带内反射损耗由-9.566dB降低到-15.837dB，插入损耗由0.679dB降低到0.322dB。

可以看出，运用平衡技术均衡微带低通滤波器微带线宽度后，使通带内反射损耗明显改善，插入损耗明显降低，达到了性能指标。

证明了该方法的有效性。

4结语

本文提出一种用平衡技术优化微带低通滤波器版图的方法，讨论了平衡技术的设计原理，并以一个5阶切比雪夫微带低通滤波器设计为例，仿真结果表