半导体功率器件与智能功率IC考试重点Word文档格式.doc
《半导体功率器件与智能功率IC考试重点Word文档格式.doc》由会员分享,可在线阅读,更多相关《半导体功率器件与智能功率IC考试重点Word文档格式.doc(2页珍藏版)》请在冰点文库上搜索。
13.半导体内部温度上限:
最轻掺杂区的本征载流子浓度等于多子掺杂浓度时PN结失去整流特性,但实际允许的温度远低于理论值。
14.热传递包括:
传导、对流、辐射。
15.Vbi=(kT/q)*ln(NaNd/ni^2);
n0=ni*exp((EF-EFi)/kT);
p0=ni*exp((EFi-EF)/kT)
二、结击穿和结终端(JTT)
1.碰撞离化系数α:
一个电子或空穴在耗尽层沿电场方向移动1cm而产生的电子空穴对的数量。
α=1.8*10^(-35)*E^7(1/cm),T升,a降
2.雪崩击穿的条件:
∫(α*dx,0,xd)=1。
意义:
一个电子或空穴在耗尽层中沿电场方向运动时只要能碰撞出一对电子空穴对即发生雪崩击穿。
3.Planejunction:
1-dimensionaldiode;
idealP-Njunction
4.泊松方程:
dE/dx=Q(x)/εs=-(q*Na)/εs
5.E(x)=qNA(xd-x)/εs,X=0处电场最强
6.xd=sqrt(2εsVA/(qNA))
7.Em=sqrt(2qNAVA/εs),VA升或NA降,E升;
NA或VA升,Em升。
8.Wcpp=2.67*10^10*NA^(-7/8)
9.BVpp=5.34*10^13*NA^(-3/4)
10.Ecpp=4010*NA^(1/8)
11.VPT=Ecpp*Wp-qNDWp^2/(2εs)
12.BVCYL=6*10^13*NA^(-3/4)*(((2+η)η)^0.5-η);
η=rj/Wcpp
13.单位:
电压-V,NA-/cm3,Wcpp-cm,Ecpp-V/cm
14.正磨角Empb/Emb=sinθ/(1+cosθ)
15.结终端技术:
为降低曲率效应并提高结击穿电压而采取的边缘终止技术。
16.结终端包括:
A平面终端:
扩散环(DGR);
场板(FP):
withslopeoxide,withstepoxide,resistivefieldplate(RFP);
结终端扩展(JTE);
场限制环(FLR);
B磨角终端:
正、负。
.
17.场板的击穿位置:
A当tox小且NB小在场板边缘击穿;
B当tox大且NB大且场板长时在结中心击穿。
18.其它结终端技术:
a.JTEconjunctionwith3D-RESURFconcept;
b.MultistepJunctionTerminationExtension;
c.Trenchterminations.
19.对于正磨角,最大表面电场随磨角角度的减小而减小。
20.由于表面存在缺陷,在同样电场下表面的离化系数比体内大,因此击穿首先出现在表面。
21.对于负磨角,只有当磨角角度很大时最大表面场才小于体内。
内部接近表面出现电场尖峰。
22.边缘终端的问题:
A导通损失随终端区面积的增加而增加;
B界面电荷导致击穿能力下降。
23.击穿电压:
反向电压增加到使反向电流迅速增加所对应的电压。
分雪崩和齐纳。
24.倍增系数Mp=Jp(xd)/Jp(0),Mn=Jn(0)/Jn(xd),雪崩发生条件:
M=∞。
25.PiN:
由高掺杂区、低掺杂区和高浓度接触区构成,轻掺杂区厚度小于击穿时的最大耗尽层厚度。
26.PT与NTP比,电场变化慢,包围区更似矩形,击穿电压一样,但耗尽层更窄,外延层薄。
27.球面结和柱面结由横向扩散引起,曲率效应,电场集中,高电场,强碰撞电离,提前击穿。
圆柱结BV远小于平行平面结。
对圆柱结,结深增大,曲率效应缓解,BV增大。
击穿电压关系:
球结<柱结<平结,临界电场:
球结>柱结>平结,原因:
曲率效应导致电场集中。
对造成球面结的尖角可能倒角优化,但损失面积。
三、功率二极管
1.功率二极管包括:
PIN,SBD,SR。
2.功率二极管发展方向:
新材料,新结构,新机理。
3.电导调制:
大量电子和空穴注入到低掺杂的i区从而使i区电阻下降的现象。
4.PIN的缺点:
A由正偏变为反偏时,注入的电子空穴需要被抽走,导致反向恢复电流;
B由于有高阻的I区,PIN存在正向电压过冲。
5.PIN的优点:
A耐高压;
B大电流;
C低泄漏电流;
D低导通损耗。
6.PIN特点:
高压大电流应用;
VF较SBD大,功耗大;
双极器件,电导调制(双刃剑);
可高温工作;
阻断特性好,漏电流小;
开关特性差(优化器件结构和寿命控制表调节开关速度)。
7.PIN泄露电流=空间电荷区产生的泄露电流+中性扩散区的泄露电流(中性区产生的少子扩散进入耗尽层并被电场扫到另一边)
8.可以通过减小少子寿命来减小开关损失,但这将增加开态压降。
9.PIN:
低掺杂长漂移区->
导通电阻增大(电导调制解决),击穿电压升高。
10.高压PIN的要求:
a.I区低NB,b.厚I区。
11.大注入(沟道调制)条件:
n(x)=p(x)>
>
NB.
12.n(X)=p(X)=Δp(x)=(J*La/2q)((cosh(x/La)/Dn+cosh((x-W)/La)/Dp)/sinh(W/La)
13.La=sqrt(Da*τHL)
14.Da=2Dn*Dp/(Dn+Dp)
15.D=kTμ/q
16.τHL=τp0+τn0
17.PIN正向偏压:
VF=Vi+Vp++Vn+
18.PIN电流:
J=(4q*ni*Da/W)*F(W/2La)*exp(qVF/2kT);
其中F(x)=x*tanh(x)*exp(-qVi/2kT)/sqrt(1-((μn-μp)/(μn+μp))^2*(tanh(x))^4)
19.Vi=(3/8)(kT/q)(W/La)^2(当(W/La)<
<
1);
Vi=(3/8)(πkT/q)*exp(W/2La)(当(W/La)>
1)
20.Vp+=(kT)/q*ln(p(0)*ND/ni^2);
Vn+=(kT)/q*ln(n(W)/ND)
21.反向恢复:
二极管由开态向关态的开关过程。
正向导通时存储在i少子必须被抽走以维持阻断电压。
小的τb会减小开关损耗,但因L的作用会产生大的过冲和噪声。
可用陷阱缺陷提高反向恢复速度,也可用大的抽取电流和复合效应。
寿命控制:
在n-区引入复合中心减短寿命,但复合中心的引入导致漏电流增大。
22.正向电压过冲:
当用大di/dt开启PIN时,由于在电导调制起作用前电阻较大,刚开始时其正向压降将超过稳态下同样传导电流时的压降。
23.减小寿命的方法:
在I区引入复合中心:
a.Usingthermaldiffusionofgoldorplatinum;
b.Bombardingthesiliconwaferwithhighenergyparticles.
24.SBD正向压降:
VF=VFB+JF*RS;
JF=JS*exp(qVFB/kT);
JS=A*T^2*exp(-qΦbn/kT);
N型硅A=110~120A/(cm*K)^2
25.SBDvsPIN:
A正向导通压降低,B开关速度快(无沟道调制),C漏电流大,D多子器件。
26.SBD特点:
低压低功耗(选择金属使VFB小,导通压降小)应用;
阻断特性差;
高压或高温反向漏电流大(JR),温度特性差;
导通电压小;
单极器件(多子工作,高速);
很难高温;
正偏无扩散电容(与PIN比能更高频工作);
软击穿;
漂移区电阻与耐压呈2.5次方关系。
无沟道调制,因为注入的少数载流子可以忽略。
所以无反向恢复电流。
27.SBD反向漏电流:
与PIN比多了热电流成分,热电流JR随T指数增大,且正向电流中也有这部分电流。
势垒降低->
VFB减小,但JR增大。
T升高->
VFB下降->
JR增大->
T升高,即正反馈,易热击穿。
28.金半接触的四种电流机制:
热电子发射(主),量子隧穿,空间电荷区复合,少子电流(金属中空穴注入半导体)。
29.漂移区特征阻抗RD,SP=Wcpp/(qμnND)=5.53*10^(-9)*BVpp^2.5=1.67*10^29/(μn*Nd)^(15/8)
30.JBS特点:
A.多子器件;
B.P+区只是为了反向阻断反向阻断特性比SBD好,由于P+N结正偏不足,开态时没有空穴大注入。
正向时肖特基接触,正向压降小。
31.MPS特点:
双极载流子器件,P+N结正偏,开态时有空穴注入和沟道调制,减小了漂移区电阻,但注入量比PIN低,因此反向恢复特性好。
32.JBS与MPS,PIN的差别:
MPS漂移区更宽,耐压更高;
MPS加正向电压时,P+N结导通,有空穴注入,有电导调制,由于肖特基结的存在,其注入水平小于PIN,存储电荷少于PIN,反向恢复优于PIN,高温漏电流MPS大于PIN。
33.SR(同步整流)的I-V特性为线性。
34.功率二极管包括:
PIN,SBD,JBS,MPS,ESD,SR,BJD,MCD
35.T↗-α↘-BV↗
四、功率双极晶体管
1.PBT(powerbipolartransistor)适用于中低功率应用,开关速度快,放大系数小,但不能并联使用。
2.PBT的3个工作区:
A饱和区:
B-E正偏,集电极偏压低,B-C正偏足够对漂移区产生大注入;
B准饱和区:
集电极偏压较高,B-C结虽正偏但电导调制效应降低;
C有源区:
E-B正偏,C-B反偏;
3.基区宽度过大,PBT将相当于两个背对背的二极管,宽度过小,容易发生穿通。
4.为防止穿通和承受更高的电压,需要使基区加宽,浓度增大,而这将降低放大系数(击穿电压和电流放大系数对WB,NB要求相反)。
5.PBT关断的方法:
A使基极开路;
B反偏B-E结以加速关断过程。
6.PBT的正向阻断电压高,但反向低,因为反偏时将由掺杂浓度高的E-B结承受高压。
7.BVCEO=BVCBO/β0^(1/n);
高β0(低功耗)和高BVCEO矛盾,BVCEO远小于BVCBO,开基极时ICEO远大于ICBO
8.PBT击穿的三种机制:
A开射极击穿;
B开基极击穿;
C.B-E短路击穿
9.当集电极偏置远小于雪崩击穿电压时,集电极效率为1;
当集电极偏置与雪崩击穿电压可以比拟时,集电极效率为倍增因子。
10.开态有电导调制,大量电子空穴在B区。
11.穿通击穿:
BC反偏,电压增大到一定值,其耗尽区与BE结连在一起,导致BE结势垒下降,VCB很小的增大会使电流增加很大
12.BVCEO:
阻断模式下,电流增益很大,IC=IE=α*IE+IL->
IE=IL/(1-α),当α=1时开基极击穿发生。
13.EB短接的击穿:
V=IR,由于基区电阻的存在,先是BVCBO的击穿,击穿使流过基区电流增大,其在基区电阻上的压降使BE结导通,之后成为了BVCEO的击穿
14.射极电阻(器件内部):
可通过负反馈的原理防止电流射极电流无限制地增大,避免出现正反馈。
五、晶闸管
1.晶闸管又称硅控整流器SCR、半导体控制整流器SCR。
四层三结,加正压时J2承压,加反压时J1承压,有较大的正(反)阻断能力,适合AC应用。
触发开启后自动工作,内部两晶体管互相提供自维持电流。
有最好的正向导通特性和很好的功率处理能力。
有双向的阻断能力;
正向阻断可由脉冲触发进入正向导通,大功率应用。
脉冲触发,开启后难以关断。
2.晶闸管开启过程:
VA大于0,VG大于0,J3正偏,J2反偏,电子由N+注入P-BASE,之后被J2扫入N-给PNP提供基极电流。
空穴由P+注入N-后被J2扫入P-BASE给NPN提供基极电流。
此正反馈。
对于阴极短接结构,要用足够大的IG使J3正偏来开启晶闸管。
自维持状态的条件:
aNPN+aPNP=1.正向导通,正反馈,aNPN、aPNP被强电导调制。
3.由于MFB<
MRB,因此BVFB<
BVRB
4.自锁条件:
αPNP+αNPN=1
5.T↗-少子寿命↗-电流增益↗-BVFB↘
6.T↗-α↘-BVRS↗
7.渐开线栅结构:
Itcontainaninterdigitatedgateandcathodestructurewithallregionsofthecathodeofequalwidthlocatedequidistantfromthegateedge.
8.渐开线栅结构缺点:
A增加了栅极宽度导致栅驱动电流相应增加;
B需要高分辨率的平面工艺,增加了成本;
C大量的表面积用于栅接触,降低了晶闸管的电流能力。
9.关断模式:
A减小电流至保持电流以下(在功率开关电路中难以实现);
B反偏电极电压(AC电路中自然发生)。
10.晶闸管分为两类:
sensitiveandshortedgatetypes.
11.晶闸管频率特性:
低频开关特性好于bipolar;
最高工作频率受反向恢复时间限制。
12.GTO与SCR的不同:
GTO适用于DC电路,单元宽度远小于SCR,αNPN>
αPNP(P区厚度小),大量的栅指以高度交叉的方式布置在阴极旁。
开态时NPN基极电流要最小化,P-BASE比SCR中更薄。
13.GTO特点:
CELL比SCR小得多,栅阴结很多且分散,开态时NPN基极电流要最小化,P-BASE比SCR中更薄。
14.GTO优点:
A不需要外部强制关断电路;
B关断时间比SCR小;
C高压高流等级;
D低导通损耗;
E技术成熟;
F成本低;
G可用大面积硅片制造。
15.GTO缺点:
A需要大栅极关断电流,且dig/dt要大,以保证每个单元均匀关断(不均匀时,大电流流入未关断的CELL,可能烧坏);
B关断增益;
C关断SOA差;
D开关速度慢。
16.减小GTO关断时电流拖尾的方法:
A.areductionofcarrierlifetimeneartheanode;
B.anodeshortscanbeintroduced;
C.Athinlowefficiencyemittercanbeused.
17.BVR(P-base短路到阴极)=BVCEO(PNP),BVR(浮P-base)=BVJ3+BVCEO(PNP);
MFB小于MRB->
BVFB小于BVRB,正偏漏电流被一个晶体管放大,反偏时只有一个。
18.BV~T:
反偏时:
低温时,T上升->
a下降->
BV上升;
高温时,T上升->
GAIN上升->
BV下降。
正偏时,两个GAIN,GAIN的影响为主T上升->
19.提高BVFB:
Emittershorts结构,改善正向阻断能力,在此结构中,将阴极N+P周期性短接,降低低电压时的aNPN;
但当加正压时,电流在P-BASE流动,产生的压降可使PN+结正偏,aNPN又可随电流增加而增大,直到它的GAIN大到不需aNPN也可维持的程度。
20.正向压降VAK=VJ1+VJ2+VJ3+Vmiddle≈Vbi+Vmiddle,三个结都正偏,大量空穴在P-BASE,大量电子在N-BASE,迫使PN正偏,与另一结抵消;
或把PN-两区看成一个i区(有大量载流子)。
21.自维持电流IHA:
用以维持晶闸管自锁状态的阳极电流,太小晶闸管太易开启。
阳极电流上升,aNPN上升。
22.dV/dt能力:
由于dV/dt与Cj2会产生电流Jc,如果此电流使J3正偏,则晶闸管会触发进入导通态。
其实质是aNPN+aPNP>
1.所以提高dV/dt的一个方法是用阴极短路。
23.dI/dt能力:
由于晶闸管激发引起电导调制由一部分扩展到整个器件需一定的时间,所以较快时,栅附近已开启,较远处未开启,栅附近的大电流可能烧坏器件。
因此di/dt受到限制。
24.延迟时间:
载流子穿过基区的时间+阳极电流达到稳定、P-BASE和P-BASE有存储电荷+电流扩展到整个阳极的时间。
25.为了使关断增益大,1)aNPN越大越好,2)aPNP尽量小(降低N-BASE少子寿命;
阳极短路;
N-BASE低掺杂,用缓冲层,降低阳极注入效率)。
26.缓冲层作用:
获得所需正向阻断能力;
同时使N-BASE减薄,可使导通电压增加。
六、功率MOSFET
1.阈值电压:
VTH=Φms-Qss/Cox+2Φfp+2sqrt(qNAεSΦfp)/Cox;
Φfp=(kT/q)*ln(NA/ni);
Φms=Eg/2q-Φfp;
硅Eg=1.12eV;
2.ID=(εox*W*μn/toxL)((VG-Vth)VD-VD^2/2);
ID(SAT)=(εox*W*μn/2toxL)*(VG-Vth)^2
3.导通电阻:
Rch=tox*Lch/(εox*Z*μnC(VG-Vt));
RA=K*tox*LA/(εox*Z*μnA*(VG-Vt));
K=0.6;
Rj=ρd(Wj+Wd)/Z(LA/2-Wd);
RD1=(ρd/Z)*ln((LA-2Wd+2t)/(LA-2Wd));
RD2=ρd*(Wepi-t-Wd-Wj);
ρd=1/(Nd*q*μnA)
4.MOSFET优点:
A稳态下高输入阻抗;
B电压控制;
C单载流子器件,开关速度快;
D高可靠性;
E负温系数,可并联
5.平面工艺不适合的原因:
A必须增加源漏宽度以防穿通提高阻断电压;
B三个电极接触均在表面,浪费面积。
6.VVMOS特点:
A沟道长度不是由光刻决定,容易得到小的沟道长度;
B垂直电流流动节约了面积;
C正向阻断时在V槽的顶点会产生高电场。
X-Y面可提高电流密度,纵向耐压。
V槽下方会出现电流集中。
7.UMOS特点:
漂移区栅表面出现积累层,电阻下降,但栅介质伸入N+sub处出现高电场。
没有JFET区存在,可提高单元密度。
8.对MOS频率的限制:
1)drift区的传输时间;
2)栅电容的充电(主要)。
9.优值FOM=Ron*Qg
10.MPS(MergedP-i-N/Schottky):
提高了反向恢复特性,但击穿电压降低,漏电流增加。
11.UVMOS特点:
降低了尖峰电场,缓和电流集中。
但腐蚀面不好,111电子迁移率小于100.
12.器件的内部温度上限为最低掺杂区本征载流子浓度等于其多子掺杂浓度。
13.MOS高输入阻抗,大电流放大能力;
但电压升高后电流能力下降
1.Superjunction特点:
漂移区既有横向电场也有纵向电场,SJ内的P和N全耗尽,BV仅依赖于drift厚度,独立于P和N的掺杂浓度,低正向压降,开关特性似MOS,关断没有尾电流。
比导通电阻比MOS小,开关特性似传传统MOS,无尾电流。
开态时P列不起作用,加压上升时,耗尽区在水平方向扩展,足够大时会使P和N全耗尽。
耗尽区电荷减少,电场变平坦,而不是传统器件的三角形分布。
P列只是提供耗尽,但占用面积。
P与N列的电荷不平衡会影响动态特性与静态。
14.理想比导通电阻:
只考虑Rdrift,忽略其它电阻,电流均匀通过,drift区无扩展情况下的Rdrift。
其正比于列宽,要小些,但不是越小越好,太小有JFEG效应。
15.一个功率MOS由许多CELL并在一起,用于降低电阻。
CELL排列方式:
方方,圆方,六方,方圆,圆六,六圆。
16.Reach-through:
P+N-反偏时扩展到N+base,引起的击穿,所以要设计好P-BASE中沟长和掺杂浓度。
17.CELL结构对击穿的影响:
边缘用终端处理后击穿发生病内部。
小CELL时,电势拉平,会在边缘击穿。
Cellspacing减小->
BV增加,R增加。
Trench间的spacing增大->
槽尖角的电场增大。
18.寄生双极管的二次击穿:
RB较大时,耗尽层空穴向源移动,压降增大,PN结开启,由BVCBO变成了BVCEO.
19.功率损耗=导通功耗+开关功耗+门驱动。
20.Ciss=Cgs+Ggd;
Coss=Cgd+Cds;
Cgs=Cgs1(栅极与N+源区)+Cgs2(栅与P-BASE)+Cgsm(源金属与栅电极);
21.Cgd(密勒电容):
电压的非线性函数,提供输入输出的反馈,使动态输入电容大于静态值,由栅氧化层电容COX和栅氧化层下漏耗尽区电容组成。
构成反向传输电容。
导通时COX为主,VGS为0时,漏耗尽层电容为主。
1)较大时IG通过RG和CGD,如果VG大于VTH,则开启;
2)寄生晶体管BE部有RB,其与CDB(MOS漏与寄生管基区间)串联,dV/dt较大时,会使寄生管N+P开启,击穿电压变成BVCEO.
23.寄生体二极管:
DS加反压时导通,有功耗。
与此相关的电荷为Qrr,扫出时间trr,di/dt较大时会在寄生电感产生高压,可能使器件击穿。
可用electronirradiation方法降低Qrr和trr
七、IGBT(insulated-gatebipolartransistor)
1.IGBT特点:
A压控;
B低导通压降;
C大的FBSOA和RBSOA.高压,低阻,易驱动,高速。
综合了PBT的低导通损耗、大电流密度和MOS的快速开关、高输入阻抗。
但IGBT关断比MOS慢,有电流尾,限制了其应用在中频(小于50Khz)方波PWM上。
晶闸管比IGBT有