数电实验最后修订Word格式.docx
《数电实验最后修订Word格式.docx》由会员分享，可在线阅读，更多相关《数电实验最后修订Word格式.docx（27页珍藏版）》请在冰点文库上搜索。
二、实验设备与器件
1、数字电路实验箱
2、万用表
3、双列直插式组件
74LS00：
四—2输入与非门（14脚）----------------------1块
74LS86：
四—2输入异或门（14脚）----------------------1块
74LS112：
双J-K触发器（16脚）--------------------------1块
三、实验原理与内容
1、测试与非门的逻辑功能
74LS00为四—2输入与非门，在一个双列直插14引脚的芯片里封装了四个2输入与非门，引脚图见附录。
14脚为电源端，工作时接5V,7脚为接地端，1A，1B和1Y组成一个与非门，
。
剩余三个与非门类似。
按图1—1连接实验电路。
改变输入信号，测量对应输出，填入表1—1中，验证其逻辑功能。
图1—174LS00测试电路
表1—174LS00测试结果
1A
1B
1Y
1
2、测试基本RS触发器功能
两个与非门相接可构成基本RS触发器，R、S为触发器的清0和置1输入端。
输入低电平有效。
R、S同时为1时，清0置1都无效，维持原状。
当R、S同时为0时。
端都输出1，并没有不确定输出，但不满足互补的关系。
当R，S同时由0变成1以后，Q端和
的输出满足互补条件，但Q端可能有不确定的输出产生。
基本RS触发器的测试电路如图1—2所示。
图1—2基本RS触发器测试电路
（1）按表1—2的顺序在R和S端输入信号，观察并记录
端输出，并说明触发器执行的是什么操作。
表1—2基本RS触发器测试结果表1—3基本RS触发器测试结果续
R
S
Q
功能说明
（2）重新连接电路将R和S并联，按表1—3控制输入信号即控制R和S同时由0变成1，多次重复，观察R和S为1时Q和
端的状态，是否有不同的组合，以正确理解不定状态的含义。
3、JK触发器功能测试
74LS112为双JK触发器，该器件为16脚芯片，16脚为电源端，8脚为接地端，标号带1的信号端组成一个JK触发器，剩余为另一个JK触发器。
例如：
1CP、1J、1K为第一个JK触发器的CP端J端和K端。
相应输出为1Q和1
，1Rd和1Sd分别是其直接清0和直接置1端，JK触发器的特性方程是
，图1—3是其测试电路，按表1—4顺序测试其功能。
图1—374LS112测试电路
表1—474LS112测试结果
CP
J
K
Qn
X
↓
4、自行安排测试电路。
测试74LS86四—2输入异或门的功能。
74LS86的原理和引脚请参阅附录。
四、实验报告要求
1、按照实验内容的要求记录其对应的结果，画出其逻辑图，写出其对应表达式。
并且解释实验结果。
2、简要说明测试过程的注意事项。
3、回答思考题。
五、思考题
1、如何判别你所测试的逻辑门电路的功能是否正确？
2、如果测试的逻辑门电路的功能不对，你如何查找原因？
实验二常用集成组合逻辑电路（MSI）的功能测试及应用
一、实验目的
1、掌握常用中规模集成组合逻辑电路的功能。
2、掌握常用中规模集成组合逻辑电路的测试方法。
3、掌握常用中规模集成组合逻辑电路的应用。
74LS138三线一八线译码器（16脚）---------1块
74LS151八选一数据选择器（16脚）---------1块
74LS20二一4输入与非门（14脚）----------1块
三、实验原理及内容
1、译码器基本功能的测试
74LS138为三线—八线二进制译码器。
C、B、A为代码输入端，C是高位，G1、G2A、G2B为使能端，当G1为高G2A、G2B为低时，使能有效。
C、B、A三位代码的每种组合有相应的Yi译码输出。
例如CBA为110时，Y6有效输出0。
其余Yi无效输出1.对应值为输出Yi的逻辑式为：
，mi是变量C，B，A的最小项。
按图2—1连接测试电路。
并按表2—1测试其基本功能。
图2—174LS138测试电路
表2—174LS138功能测试表
输入
输出
使能端
选择端
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
G
G2A
G2B
C
B
A
2、数据选择器的功能测试
74LS151为八选一数据选择器，C，B，A为通道信号，G为低有效的使能端，D0
—D7为数据输入端，Y为输出端，
是其互补输出，当G为低时器件根据C，B，A的值从D0—D7中选择一个送到Y端输出。
例如，CBA为011时，Y=D3，Y的逻辑式为：
式中
为CBA的最小项。
表2—2是74LS151的功能表。
自行安排实验电路和数据表格测试其基本功能。
表2—274LS151的功能表
输出
使能
选择
Y
H
×
L
D0
D1
D2
D3
D4
D5
D6
D7
3、图2—2是以74LS138为基础构成的组合电路，连接电路并测试和记录其输入、输出关系。
说明实现了何种逻辑功能。
图2—274LS138应用电路
4、图2—3是以74LS151为基础构成的组合电路。
连接电路并测试和记录，其输入输出关系。
并说明实现了何种功能。
图2—374LS151应用电路
1、按实验步骤记录所要求的数据，完成各功能表，解释实验结果。
2、简要说明译码器和数据选择器的逻辑功能测试方法。
3、若发生故障，试给出原因分析。
4、回答思考题。
1、中规模集成芯片的使能端具有什么作用？
举例说明。
2、什么是低电平有效？
3、三线八线译码器能实现几个输入变量、几个输出变量的逻辑函数？
4、八选一数据选择器能实现几个输入变量、几个输出变量的逻辑函数？
实验三组合逻辑电路设计
实验目的
1、掌握组合逻辑电路的设计方法。
2、熟悉集成电路74LS86、74LS138、74LS151的使用方法。
3、通过设计电路的功能验证锻炼解决实际问题的能力。
实验仪器与元器件
众友数字电路实验箱、74LS20、74LS86、74LS138、74LS151各一块。
实验原理
1．组合逻辑电路的设计方法
（1）首先根据给出的问题进行逻辑抽象，确定输入变量和输出变量，定义逻辑状态的含义，再按照要求给出事件的因果关系，列出真值表。
（2）根据真值表写出相对应的逻辑表达式，用代数法或卡诺图化简，求出最简的逻辑表达式，并转化成适合给定条件的形式。
（3）根据最终选定的逻辑表达式，画出其逻辑电路图。
（4）在逻辑电路图上标出对应器件的引脚号，然后实验箱上进行接线，验证其设计电路功能是否符合真值表，并经分析、比较得出设计结论。
2．主要芯片功能说明
（1）译码器74LSl38
3－8线译码器74LSl38中有8个输出端，它包含了3个输入变量的全部最小项的译码。
用n变量译码器加上与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。
注意：
74LS138有3个附加的使能控制端G1、G2A和G2B。
当G1＝1、G2A＝G2B＝0时，译码器处于工作状态，否则译码器被禁止，所有输出端被封锁为高电平。
（2）数据选择器74LSl51
在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，这时就要用到数据选择器（或称为多路开关）。
3．设计范例
例一：
设计一个三人表决电路。
执行功能是：
少数服从多数，多数赞成时决议通过生效。
要求用与非门实现。
解：
（1）据题意进行逻辑分析、设计，并列出真值表。
逻辑分析：
在此逻辑问题中，设A、B、C为三个输入变量，分别代表参加表决的逻辑变量，变量为1表示赞成，为0表示反对；
设F为输出变量，表示表决结果，为1表示通过，为0表示反对通过。
列出真值表如表3-1所示。
表3-1三人表决电路的真值表
A
B
C
F
0
1
（2）根据真值表3-1写出F的与或表达式。
即：
F=BC+AC+AB+ABC---------①
①式经化简得：
F=AC+AB+BC--------②
由于题意要求用与非门实现，所以要对②进行变换为“与非门”形式。
F=
=
（3）根据③式画出其逻辑电路图（附有引脚编号），如图3-1所示。
图3-1
（4）在实验箱上搭成逻辑电路，并进行验证。
结论：
该设计电路的逻辑功能完全符合三人表决功能的需要。
实验任务及要求
1、设计一个一位全减器电路。
在全减器电路中，设定Ai为被减数，Bi为减数，Ci-1为来自低位的借位，Di为输出两数之差，Ci为向高位的借位。
表3-1一位全减器真值表结果
Ai（被减数）
Bi（减数）
Ci-1（低位的借位）
Di（差）
Ci（高位的借位）
0
1
（2）根据真值表写出Di、与或式逻辑表达式。
并要求将表达式转化为用74LS138和与非门实现的形式，
Di=
Ci=
（3）画出逻辑电路图。
（4）在实验箱上搭成设计电路，然后验证其逻辑功能，得出设计结论。
2、设计一个用三个开关控制一盏灯的逻辑电路。
电路要求任何一个开关都能控制灯的亮灭。
方法一：
用74LS86实现。
方法二：
用74LS138和74LS20实现。
方法三：
用74LS151数据选择器实现。
用变量A、B、C表示三个开关，开关闭合用“1”表示，开关断开用“0”表示；
灯亮用F=1表示，灯灭用F=0表示。
列出真值表如表3-2所示。
表3-2三个开关控制一盏灯的真值表结果
开关A
开关B
开关C
灯F
（2）根据真值表写出逻辑表达式。
并按要求将表达式转化为用74LS86实现的形式，
（4）在实验箱上搭成设计电路，然后验证其逻辑功能，得出设计结论：
实验步骤同方法三中
（2）、（3）、（4）.提示：
输入变量A、B、C分别接到74LS151的数据输入端作为选择变量，把F的值放在对应的待选择数据上，Y0
Y7分别接10010110。
思考题
1、总结用MSI和SSI设计组合逻辑电路的方法与两种方法的异同。
2、完成同一逻辑功能是否用MSI器件一定比用SSI器件简单？
3、你在设计电路与实验调试电路中遇到哪些问题？
你是如何分析和解决这些问
题的？
实验四常用中规模集成时序逻辑电路的功能及应用
1、掌握常用中规模集成时序逻辑电路的测试方法。
2、掌握常用中规模集成计数器，寄存器的逻辑功能。
3、掌握常用中规模集成时序逻辑电路的应用及功能扩展。
1、数字电路实验箱。
2、万用表。
74LS194四位双向移位寄存器（16脚）一片
74LS161同步四位二进制加法计数器（16脚）一片
74LS90异步二一五一十进制计数器（14脚）一片
74LS00四—2输入与非门（14脚）一片
三、实验原理和内容
1、二进制计数器功能测试
74LS161是四位二进制同步加法计数器，带有异步清零和同步预置及使能功能，Rd为异前清0输入端，LD为同步预置输入端，S1，S2为使能端。
D3—D0为预置输入数据端。
Q3—Q0为计数输出，C为进位输出端。
表3—1为74LS161的功能表。
表3-174LS161的功能表
清零
RD
预置
LD
时钟
预置数据输入
S1
S2
Q0
Q1
Q2
Q3
↑
保
持
计
数
图3—174LS161基本测试电路
按图3—1连接测试电路，并按以下步骤进行测量。
（1）Rd=0，测量其输出
，说明其功能。
（2）Rd=1,LD=0,CP↑；
测量输出，说明其功能。
（3）Rd=1,LD=1,EP=1,ET=O,CP↑；
（4）Rd=1,LD=1,EP=0,ET=1,CP↑；
（5）Rd=1,LD=1,EP=1,ET=1,CP↑；
测量输出，并画出状态转换图，说明其功能。
2、十进制计数器的功能测试
74LS90为二五十进制计数器，S9
（1），S9
（2）为置九输入端，R0
（1），R0
（2）为清零输入端，CP0为二进制数器输入端，对应输出为Q0，CP1为五进制计数器的输入端，对应的输入为Q3，Q2，Q1。
表3—2是74LS90的功能表。
自行安排测试电路，测试其置九、清零和二进制，五进制及十进制计数功能。
表3—274LS90功能表
复位输入
置位输入
R0
（1）
R0
（2）
S9
（1）
S9
（2）
CPo↓
一位二进制计数（Q0）
CP1↓
三位五进制计数（Q3Q2Q1）
CP0↓
四位十进制计数（Q3Q2Q1Q0）
计数
3、任意进制计数器
图3—2为74LS161加上反馈清零后构成的十二进制计数器。
（1）连接电路测试其计数状态转换关系。
（2）自行修改电路用反馈预置实现相同状态转换关系。
图3—274LS161应用电路
4、移位寄存器功能测试
74LS194为四位双向移位寄存器，Rd为异步清定输入端，S1，S0为功能控制端，配合CP正沿可实现保持、左移、右移和并行输入的功能。
表3—374LS194的功能表。
自行设计测试电路，测试其功能。
3—374LS194的功能表
序
号
输入
控制信号
串行输入
时钟脉冲CP
并行输入
QD
QC
QB
QA
S0
左移DSL
右移DSR
D
2
H（L）
3
4
5
6
7
8
1、按实验内容要求记录实验数据，说明其逻辑功能。
2、若发生故障，试给出原因分析。
3、总结中规模集成计数器构成任意进制计数器的方法。
1、同步预置与异步预置，在设计应用电路时有何不同。
实验五时序逻辑电路的设计
1、掌握时序逻辑电路的一般设计方法。
2、掌握用中规模集成计数器构成任意进制计数器的方法。
3、掌握中规模集成计数器的扩展。
二、设计要求
1、试分别用74LS161、74LS90设计一个七进制计数器。
2、试选用合适器件实现下列状态转换图。
0001→0010→0011→0100→0101→0110→0111→0001
3、试用两片74LS90设计一个100进制计数器，再将其转化为60进制计数器。
4、试用两片74LS161采用三种不同的方法设计一个24进制计数器。
三、实验报告要求
1、要求有详细的设计过程及设计原理电路图。
2、要求列出详细的设备及元器件清单。
3、要求拟定实验测试方法、步骤及数据测试表格。
4、要求画出电路接线图，列出电路测试数据表。
5、回答思考题。
四、思考题
1、总结用中规模集成计数器构成任意进制计数器的方法？
2、总结时序逻辑电路的自启动设计方法？
并举例说明。
你是如何分析和解决这些问题的？
附录常用芯片引脚图
74LS00四2输入与非门74LS04六反相器
74LS90二-五-十进制异步加计数器
升级会员 