EDA设计Ⅱ实验报告Word文档下载推荐.docx
《EDA设计Ⅱ实验报告Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《EDA设计Ⅱ实验报告Word文档下载推荐.docx（12页珍藏版）》请在冰点文库上搜索。
2011年4月21日
目录
一．摘要和关键字……………………………………3
二．实验要求…………………………………………3
三．总设计思路………………………………………4
四．子模块说明………………………………………5
1.分频模块…………………………………………5
2.计时模块…………………………………………8
3.清零和保持模块…………………………………10
4.校分与校时模块…………………………………11
5.动态显示模块……………………………………12
6.报时模块…………………………………………12
五．扩展模块………………………………………13
星期模块………………………………………13
六．调试、编程下载…………………………………14
七．实验中出现问题及解决办法…………………14
八．实验心得………………………………………15
九．参考文献………………………………………15
一．摘要和关键字
摘要
数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,是人们日常生活中必不可少的生活用品。
本报告主要介绍了应用QuartusII7.0软件设计设计完成多功能数字钟的过程，该数字钟具有从00:
00:
00到23:
59:
59的日常计时功能，并在相关控制电路的作用下具有保持、清零、校时、校分、整点报时等功能，并下载到SmartSOPC实验系统中进行硬件测试。
此外还添加了显示星期，使得设计的数字钟的功能更加完善。
关键字：
数字钟、QuartusII软件、校分校时动态显示
整点报时仿真
二．实验要求
设计一个数字计时器，可以完成00:
59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。
具体要求如下：
1.能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。
2.分别由六个数码管显示时分秒的计时。
3.K1=1时可对小时进行校正。
4.K2=1时可对分进行校正。
5.K3=1时可以使时分秒显示归零。
6.K4=1时可以使梳子保持原有显示。
7.时钟具有整点报时功能，当时钟计到59’53”时开始报时，在53”,55”,57”时报时频率为1KHz,59”时报时频率为4KHz。
8.能在基本功能的基础上加上自主创新，使数字时钟的功能更丰富，更满足需要。
9.仿真与验证
用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。
三．总设计思路
整个电路来讲，脉冲发生电路是最基础，因为几乎每一个芯片都需要一个CLK来驱动，而实验板只能提供48MHz的脉冲，所以要依靠脉冲发生电路分频成能用的CLK。
电路用D触发器和74160芯片组成，通过它们的不同组合来实现多种类的频率。
然后是计时电路，计时电路，清零与保持属于简单控制电路，校分校时电路，数码显示电路，蜂鸣器电路，在下面做一一阐述。
四．子模块说明
1.分频模块
首先设计一个2分频电路，为以后的分频打好基础。
仿真图如下
8分频由3个2分频连接而成
6分频
因为要达到50%的占空比的要求，所以只能由一个3分频和一个2分频级联。
10分频
同理，10分频也是由一个5分频和一个2分频级联，其中5分频由74160实现。
1Hz
把单独的分频封装起来，再级联，就形成了1Hz的时钟脉冲。
这个脉冲成为整个电路的CLK，十分重要。
2.计时模块
首先是秒计时，不用考虑下级的进位问题，比较简单。
通过两个74160来分别为秒个位秒十位计数。
其中个位为10循环，每个循环向十位输出一个脉冲，实现向十位的进位。
整个秒计时电路到59清零，通过门电路向分进位。
下面是具体电路。
分计时大致电路跟秒计时差不多，但要考虑进位问题。
分计时不是简单的到59清零进位，而是必须分跟秒同时59时才进行清零，并向小时进位。
小时计时到23:
59清零，电路相较于前面又复杂一点。
十位循环为3，个位循环仍为10，但当十位为2时只循环到3，这一点由相应的门电路实现。
电路图如下。
3.清零和保持模块
K3=1时计时清零，把K3加一个非门连到每个74160的清零引脚即可，实现起来较简单，电路如下。
K4=1时电路保持原有计数值不变。
只需通过若干门电路把K4于时钟脉冲连接在一起，需要保持原有示数的时候，不向芯片输出脉冲，就能达到要求。
4.较分和较时模块
K2=1时，秒计数停住，分计数以4Hz的速度前进，要需要的时间可以停住，达到较分的目的。
因此需要时钟端有两个不同的脉冲可以选择，另外进位的地方也需要加上若干门电路，才能达到要求。
较时电路与较分电路大体相似，只是进位部分相比之下更为复杂。
当K1=1时实现较时功能。
5.动态显示模块
此模块是用于数码管的动态显示，在本实验中一共需要6个数码管参与显示（秒2位，分2位，时2位），所以计数器74161设计为模7的循环，其输出既作为4片74151的控制端，又作为3－8译码器74138的控制端。
因为只有一片BCD译码器7447，所以当计数器到某一个数值时，四片74151同时选取对应位的一个输入组成计时器某一位的BCD编码接入显示译码器7447，与此同时根据计数器的数值，74138译码器也从七个显示管的使能端选择对应位有效，从而在实验箱上显现一个有效数据。
扫描的频率为几千赫兹,因为人眼视觉停留的原因，会感觉七个数码管同时显示。
6.报时模块
要求使时钟具有整点报时功能，即当时钟计到59分53秒时开始报时，在59分55秒，59分57秒时报时频率为1KHz，59分59秒时报时频率为4KHz。
需报时的点有几位是相同的，可以放在一个大的芯片里，再选择其他位数即可。
这样可以使电路看起来比较简洁。
然后连接到蜂鸣器上就可以正确输出。
五．扩展模块
星期模块
若要显示星期，需在原来的基础上加一个显示，总的电路较简单，加在小时前面，每次23:
59的时候向星期进位，到7清零。
具体用74160实现。
电路如下。
六．调试、编程、下载
选择“Processing-startcomplication”进行全编译，编译通过后要进行管脚分配，选择“AssignmentsPins”，在打开的对话框中的“Location”栏中选择相应的管脚填入，并将未用到的管脚置为三态，最后将程序下载到SmartSOPC实验系统中运行，观察数字显示器，检验结果是否正确。
七．实验中出现的问题及处理方法
1．对于分频器的设计中，不要使用74160直接产生6分频和10分频，而是应该采取级联的办法，即用3分频或5分频跟2分频相连。
实际试验室容易由于器件反应不灵敏而产生错误，最好占空比都设计成50%的。
2.对于进位清零，如果稍不注意，很容易造成59分的时候就直接进位，不管秒在哪个位置。
实际上只有秒和分都是59，即59:
59的时候才应该向小时进位。
这就需要加上若干的门电路，进位的条件中把秒也加进去。
以此类推，越往后越复杂，到星期那块最复杂，应该先理清思路再连接电路。
3.在调试校时模块的时候发现拨动开关时数字显示跳动不正常，经验分析这是由于开关波动时会产生抖动造成的，所以要给开关加上消颤处理，其原理很简单，就是利用D锁存器的锁存功能。
八．实验心得
用4天时间利用一个相对陌生的软件来完成一个比较复杂的系统，对于我们确实是一种新的挑战。
一开始还在为如何进行系统的操作而发愁不已，等熟悉软件后又会因一个问题解决不了而懊恼良久。
4天后，看到自己亲手完成的数字钟像自己的手表一样正常工作，心中的幸福感和自豪感油然而生。
这次实验有很大的收获，首先学会了一个新的实用的软件，这对以后的学习工作都有很大的帮助。
然后，锻炼了独立思考，独立解决问题的能力，当想要的结果出不来的时候，会静下心来思考到底是哪里出了问题，当终于找出关键所在并且解决掉难题的时候是很有成就感的。
最后，也让我们有了创新意识，把所有的基本功能都完成之后，我们并不感到满足，而是积极的去探索新的东西，创造新的功能，也许结果不尽如人意，至少是一个自主创新的过程。
九．参考文献
数字逻辑电路与系统设计蒋立平主编电子工业出版社
EDA设计实验指导书南京理工大学电子技术中心
升级会员 