电子时钟专业课程设计报告模板(林远志)(1).doc
《电子时钟专业课程设计报告模板(林远志)(1).doc》由会员分享，可在线阅读，更多相关《电子时钟专业课程设计报告模板(林远志)(1).doc（12页珍藏版）》请在冰点文库上搜索。
华南理工大学广州学院电气工程系生产实习报告
专业课程设计报告
题目：
数字电子钟
系别电气工程系
专业班级电气3班
学生姓名林远志
指导教师杜芸强
提交日期2011年2月28日
10
目录
一、设计目的 1
二、设计要求和设计指标 1
三、设计内容 1
3.1数字电子钟的组成框图 1
3.2数字电子钟的工作原理 1
3.2.1晶体振荡器 2
3.2.2计数器 2
3.2.3译码和显码显示电路 2
3.2.4校时电路 2
3.2.5 报时电路 2
四．设计步骤和方法 3
4.1晶体振荡器 3
4.2计数器 3
4.3译码和显示电路 4
4.4校时器 5
4.5整点报时电路 6
4.6总电路图 7
五仿真结果分析 9
5.1 9
5.2 9
六本设计的改进建议 9
七、总结（感想和心得等） 9
八、主要参考文献 10
华南理工大学广州学院电气工程系专业课程设计报告
一、设计目的
熟悉数字钟的设计，熟悉集成电路的使用方法，学习multisim软件的使用，锻炼自己动手设计集成电路的能力，仿真能力，将理论用于实际的技能。
二、设计要求和设计指标
1、设计一个能显示时、分、秒的数字钟，显示时间从00：
00：
00到23：
59：
59。
2、设计的电路包括产生时基信号，时、分、秒的计时电路，显示电路。
3、扩展功能：
能实现校时、校分、校秒；整点报时。
三、设计内容
3.1数字电子钟的组成框图
图1
3.2数字电子钟的工作原理
数字电子钟由振荡器、分频器计数器、译码显示、校正电路组成。
其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。
秒信号送入计数器进行计数，把累加的结果以“时”、“分”、“秒”的数字显示出来。
“时”显示由24进制计数器、译码器、显示器构成，“分”、“秒”显示分别由60进制计数器、译码器、显示器构成。
译码显示电路将“时、分、秒”计数器的输出状态经显示译码器译码，通过显示器显示出来。
校时电路是来对“时、分、秒”显示数字进行校对调整。
3.2.1晶体振荡器
晶体振荡器的作用是产生时间标准信号。
数字钟的精度，主要取决于时间标准信号的频率及其稳定度。
因此，一般采用石英晶体振荡器经过分频得到这一信号。
也可采用与门电路或555定时器构成的多谐振荡器作为时间标准信号源。
3.2.2计数器
有了时间标准“秒”信号后，就可以根据60秒为1分、60分为1小时、24小时为1天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。
将这些计数器适当连接，就可以构成秒、分、时的计数，实现计时功能。
3.2.3译码和显码显示电路
译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来，被人们的视觉器官所接受。
显示器件选用LED七段数码管。
在译码显示电路输出信号的驱动下，显示出清晰、直观的数字符号。
3.2.4校时电路
实际的数字钟电路由于秒信号的精确性和稳定性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。
因此，电路中就应该有校准时间功能的电路。
3.2.5报时电路
当数字钟显示整点时，应能报时。
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分51秒到00分00秒期间时，对报时电路发出报时控制信号。
每隔一秒报时一秒。
四．设计步骤和方法
4.1晶体振荡器
一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。
如图2
1）采用多级2进制计数器来实现。
将32767Ｈz的振荡信号分频为１ＨZ的分频倍数为32767，即实现该分频功能的计数器相当于１5级2进制计数器。
2）采用CD4040等来构成分频电路。
CD4040在数字集成电路中可实现的分频次数达到12次，为12级2进制计数器，可以将32768HZ的信号分频为8HZ。
由两片就可以将脉冲分为1HZ的秒信号了。
本设计为了得到稳定的脉冲选用了石英晶体振荡器，为了简化电路分频选用了CD4040。
图2
4.2计数器
实验采取了74LS160用两块芯片进行级联来产生60进制（如图3）和24进制（如图4）。
秒、分计数器为60进制计数器，小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS160构。
74LS160是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数、保持等功能。
CR是异步清零端，LD是预置数控制端，D0，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级联提供了方便。
六十进制计数器
图3
二十四进制计数器
图4
4.3译码和显示电路
译码和数码显示电路是将数字钟和计时状态直观清晰地反映出来，被人们的视觉器官所接受。
显示器件选用LED七段数码管。
在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。
当数字钟的计数器在CP脉冲作用下，按60秒为1分、60分为1小时，‘24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号。
这就需要将计数器的状态进行译码并将其显示出来。
我们选用的计数器全部是二-十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。
每组（四个）．输出的计数状态都按BCD代码以高低电平来表现。
因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。
如图5
图5
4.4校时器
校时电路是数字钟不可缺少的部分，当数字钟与实际时间不符时，需要根据标准时间进行校时（如图6）。
本实验的校时器是将各个位上的使能端引出接一个单刀双掷开关，一端（1端）接低位的进位信号，另一端（2端）接校时电路。
校正某位上的时间时，可以将相应位的开关接到2端，通过拨动校时电路就能实现校时功能。
J2是时校正开关。
不校正时，J2开关是连接上面的，即连接正常计数。
当校正时位时，首先截断正常的计数通路，然后再进行人工出触发计数加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
图6
4.5整点报时电路
数字钟整点报时是最基本的功能之一，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波或光（如图7）。
现在设计的电路要求在离整点差10秒时，每隔1秒钟亮一次LED灯，每次持续时间为1秒，共亮5次，在51、53、55、57、59秒时QA1=1，QD1=0，由此可写出整点报时电路的逻辑表达式为：
Y2=Y1QA1QD1+Y1QA1。
图7
4.6总电路图
图8
五仿真结果分析
5.1
数字钟计数功能测试：
接通电源，在秒脉冲的作用下，电路开始计数，且时，分，秒分别为24、60、60进制，数功能符合设计要求。
5.2
整点报时功能测试：
在每一个小时时刻，当时钟到达59分50秒时，电路发出整点报时信号，持续10秒钟后，报时停止。
整点报时功能符合设计要求
六本设计的改进建议
校时功能：
不能实现时，分，秒的各个调节，只会同时跳动，为此，为了更好的实现实验目的，最好分3个校时器，从而可实现时，分，秒各个校时，且不按动时，计数电路能正常工作，更加符合数字钟功能。
七、总结（感想和心得等）
课程设计是培养学生的运用综合知识发现提出分析和解决实际问题锻炼实际能力的重要环节，是对学生实际工作能力的具体训练和考察过程。
数字钟，是由数字集成电路构成、用数码管显示的一种现代计时器，与传统机械表相比，它具有准确、直观、成本低廉等优点。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
学校为了检测我们能否学以致用，布置了课程设计的任务，让我们用所学的知识设计电路。
在这次的课程设计之中，我发现了自己的很多不足之处，自己对理论知识的理解还不是很透彻，短短一个星期的课程设计，让我受益良多。
我学到了很多东西，巩固了课堂上学到的应用知识，加强了我们的动手，思考和解决问题能力。
在此次的数字钟设计过程中，还参考一些电子设计书籍和互联网上的有关器件及集成电路等方面的资料和借鉴了一些电子钟的设计方法。
通过这一系列的步骤使我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
，还有初次使用仿真软件Multisim，借助这次的设计工作对仿真软件有了初步了解，可以为以后更好地使用打下基础。
还有就是团队的合作，各人都有自己的分工，在完成课程设计的过程中，尽管遇到了很多的困难，大家在合力解决某些问题后的微笑，是设计带来的最大欢乐。
八、主要参考文献
[1]华成英，模拟电子技术基本教程，清华大学出版社
[2]康华光，电子技术基础数字部分（第五版），高等教育出版社
[3]杜清珍，电工，电子实验技术，西北工业大学出版社
[4]黄智伟，电工电子实验与计算机仿真，电子工业出版社
升级会员 