电子钟课程设计报告Word格式文档下载.docx
《电子钟课程设计报告Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《电子钟课程设计报告Word格式文档下载.docx（14页珍藏版）》请在冰点文库上搜索。
1.1总体方案设计2
1.2数字钟的组成原理图3
1.3主干电路设计..3
1.3.1振荡器电路的设计..3
1.3.2时间计数器电路的设计..4
1.3.3译码驱动电路的设计..4
1.3.4分频电路的设计..5
1.4扩展电路设计..6
1.4.1校时电路的设计..6
二、系统分析8
2.1单元电路设计和器件选择8
2.1.1定时器6
2.1.2计数器8
2.1.3译码显示11
2.2工作原理10
结论.....................................................................................................................10
课程设计总结....................................................................................................................11
参考文献................................................................................................................................11
电路原理总图....................................................................................................................12
数字钟电路的分析与设计
摘要
数字钟是采用数字电路实现对“时”，“分”，“秒”的数字显示的计时装置。
本系统由振荡器、分频器、计数器、译码器、LED显示器和校时电路组成，采用74LS系列（双列直插式）中小规模集成芯片。
总体方案设计由主体电路和扩展电路两大部分组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能，进行了各单元的设计，总体调试，以实现它的计时周期为24小时，显示满刻度为23时59分59秒。
引言
数字钟是用数字集成电路做成的现代计时器，与传统的机械钟相比，它具有走时准确、显示直观（有荧光七段数码显示器）、无机械传动装置等优点。
而且钟表的数字化给人们生产生活带来了极大的方便，大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等。
所有这些都是以钟表数字化为基础的。
因此，研究数字钟的应用原理及扩大其应用，有着非常现实的意义。
一、电路原理设计
本系统采用振荡器、分频器、计数器、译码器、显示器、校时电路组成。
由LED七段数码管来显示译码器所输出的信号。
采用了74LS系列中小规模集成芯片。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
总体的设计方案如下。
1.1总体方案设计
一个基本的数字钟电路主要由译码显示器,“时”，“分”，“秒”计数器和定时器组成。
干电路系统由秒信号发生器“时”、“分”、“秒”计数器、译码器及显示器电路组成。
首先构成一个CB555定时器和分频器产生震荡周期为一秒的标准“秒”脉冲信号，由74LS160采用置数法分别组成六十进制的“秒”计数器、六十进制“分”计数器，24进制“时”计数器。
置数法适用于具有预置数功能的集成计数器。
对于就有预置数功能的计数器而言，在其计数过程中可以将它输出的任意一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器会把预置数输入端A、B、C、D的状态置入输出端。
预置数控制信号消失后，计数器就从被置入的状态开始重新计数。
使用CB555定时器的输出作为“秒”计数器的CP脉冲，把“秒”计数器的进位输出作为“分”计数器的CP脉冲，“分”计数器的进位输出作为“时”计数器的CP脉冲。
使用74LS48为驱动器，共阴极七段数码管作为显示器。
通过数字钟方框图和原理图可以看出，秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用555定时器加分频器来实现。
将标准“秒”信号送入“秒”计数器，“秒”计数器采用60进制计数器，每累计60秒发出一个分脉冲信号，该信号将作为“分”计数器的时钟脉冲。
“分”计数器也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到“时”计数器。
“时”计数器采用24进制计时器。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。
1.2数字钟的组成原理图
数字钟的原理框图如图1-1所示，它是由振荡器、分频器、计秒电路、计分电路、计时电路、译码显示电路等组成。
工作时555定时器组成的电路产生稳定的脉冲信号，经过3次分频，得到“秒”脉冲信号，并送至计秒电路；
当计秒电路满60时，输出秒进位信号，送计分电路；
当计分电路满60时，输出分进位信号，送计时电路；
当计时电路满24时，“时”、“分”、“秒”计数器同时自动清零。
、
图1-1数字钟方框图
1.3主干电路的设计
1.3.1 电源
该设计用的是9v的电池，经过7805把电压降到5V供电路板上的集成块和数码管使用。
图中所标的VCC就是电源+5V；
1.3.2振荡器
振荡器是数字钟的心脏，它的作用是产生时间标准信号。
数字钟的精度就主要取决于时间标准的频率和稳定度。
振荡器可由晶振组成，也可以由555定时器组成。
图1-2是由555定时器构成的100Hz的自激振荡器，计时是1Hz的脉冲才是1s计一次数，所以需要分频才能得到1Hz的脉冲。
图1-2555定时器产生频率为1KHZ信号的电路
1.3.3时间计数器电路
时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
1.3.2.1秒计数器的设计
秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。
“秒”计数器为60进制计数器。
“分”计数器也是60进制计数器。
同“秒”计数器一样是由74LS161计数器设计构成。
1.3.2.3时计数器的设计
时计数器是24进制计数器。
考虑到器件的统一能增强调试的成功性，同样采用两片74LS161十六进制计数器产生计数和进位.
1.3.3译码驱动电路的设计
数码管驱动电路时由CD4511组成，它能将161输出的标准BCD码变换成驱动七段数码管所需的信号。
上面的200欧电阻是为数码管限流用的，防止由于电流太大损坏4511
其电路连接图如图1-3所示。
图1-3译码显示电路
1.3.4分频电路的设计
分频器由两片74ls161连接成的100进制计数器
他们都是工作在置数方式，因为161为异步置数所以当输出端为1001的时候在下一个脉冲的上升沿置数（0），再将两片级联就形成了100进制计数器。
把555产生的10ms变为1s的脉冲输送到个位161的脉冲输入端。
具体电路如图1-4。
图1-4分频电路
1.4扩展电路的设计
1.4.1校时、校分电路
通过按键把分钟或者小时的个位的CLK端拉低由此产生一个模拟CLK脉冲。
使得分钟和小时分别加1实现相应的校时功能。
图1-5校时、校分电路
三、系统分析与设计
2.1单元电路设计和器件选择
2.1.1定时器
定时器采用555定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广泛。
它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个5K电阻，故取名555电路。
其电路类型有双极性和CMOS型两大类，二者的结构和工作原理类似。
二者的逻辑功能和引脚排列完全相同，易于互换。
其中双极型产品型号最后数码为555，CMOS型产品型号最后数码为7555。
其内部原理图如图3-1。
为了提高电路的带负载能力，还在输出端设置了缓冲器G4。
如果将3端经过电阻接到电源上，那么只要这个电阻的阻值足够大，3端电压为高电平时4端电压也一定为高电平，4端电压为低电平时3端电压也一定为低电平。
555定时器能在很宽的电源电压范围内工作，并可承受较大的负载电流。
双极性555定时器的电源电压范围为5~16V，最大的负载电流达200mA。
CMOS型7555定时器的电源电压范围为3~18V，但最大负载电流在4mA以下。
使VC1和VC2的低电平信号为输入电压信号的不同电平，那么输出与输入之间的关系将为施密特触发特性；
如果在Vi2加上一个低电平触发信号以后，经过一定的时间能在VC1端自动产生一个低电平信号，就可以得到单稳态触发器；
如果能使VC1和VC2的低电平信号交替地反复出现，就可以得到多谐振荡器。
图3-1 555定时器内部原理图
表3-1CB555的功能表
输入
输出
RD
Vi1
Vi2
V0
TD状态
X
低
导通
1
>
2/3Vcc
1/3Vc
<
不变
高
截止
2.1.2计数器
（1）60进制计数器
这是由两片74ls161连接成的60进制计数器
他们都是工作在置数方式，低位是连接成为一个十进制计数器，它的clk端接的是低位的进位脉冲。
高位接成了六进制计数器。
当输出端为0101的时候在下个时钟的上升沿把数据置数成0000这样就形成了6进制计数器，连个级联就成为了60进制计数器，分别可以作为秒和分记时。
（2）24进制计数器
24进制计数器的个位也是用置数法连接成了十进制计数器。
74ls00的两个输入引脚接到了十位的Q1和个位的Q2上输出引脚接到了电路板上所有161芯片的Rest端。
也就是说当十位为0010个位为0100的时候（24）使所有161复位归0。
完成24进制计数。
如图3-4
2.1.3字符显示器
字符显示器：
分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。
电子计算器，数字万用表等显示器都是显示分段式数字。
而LED数码显示器是最常见的，通常有红、绿、黄等颜色。
LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。
74LS48译码驱动器输出是高电平有效，所以配接的数码管必须采用共阴极接法，数码管的两个“S”引脚均接地。
而74LS47译码驱动器是低电平有效，所以配接的数码管必须采用共阳极接法。
共阴极数码管常用型号有BS201、BS202等。
本试验主要采用共阴极数码管。
图3-5是共阴极式LED数码管的原理图，使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。
图3-5共阴极LED数码管的原理图
2.2工作原理
一个基本的数字钟电路系统主要有“秒”信号发生器、“时”、“分”、“秒”计数器、译码器及显示器电路组成。
“秒”信号产生器是整个系统的时基信号，在此用555定时器来实现。
将555定时器与电阻、电容按照555定时器构成振荡器（图1-2）的接线，组成一个输出1kHz的脉冲信号，经过三分频后产生频率为1Hz的标准“秒”脉冲信号，将该标准“秒”信号送入“秒”计数器。
“秒”计数器采用60进制计数法，其是由2片74LS160采用反馈置数法串联而成，每累计60秒发出一个分脉冲信号。
从“秒”计数器输出的该信号将被送到“分”计数器。
“分”计数器也采用60进制计数法，每累计60分钟，发出一个时脉冲信号，此计数原理与“秒”计数器完全相同。
从“分”计数器输出的该信号将被送到“时”计数器。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到74LS48译码器进行译码然后将其输出接到七段显示器上，通过LED七段显示器显示出来。
结论
随着科学技术的不断发展，人们对时间计量的精确度要求越来越高。
数字式电子钟用集成电路计时、译码，代替机械式传动，用LED显示器代替指针显示进而显示时间减小了计时误差，这种表具有时、分、秒显示时间的功能，还可以进行时和分的校对。
片选的灵活性好。
课程设计总结
通过这次课程设计，我学到了很多知识，动手能力得到很大的提高，收获非常大。
首先，通过这次的课程设计，我真正的见到了课本上面的那些芯片和器件。
我对课本上面的器件的原理及功能有了更深刻的认识和理解。
其次，这次课程设计可以说是我第一次用自己所学的理论知识，去设计某些东西，实现某些功能。
我们惊喜的发现，原来我们的课程中蕴含着这么多精彩的内容，这大大的激发了我学习的兴趣和动力。
最后，在课程设计的过程中我们遇到了很多困难，面对困难，我们毫不畏惧，经过大家的努力，我们终于取得了成功。
这次课程设计，我们也发现了许多学习生活中，我们所存在的问题,比如平时不注重动手能力的培养，学习不懂的理论结合实际等等。
在以后的学习生活中，我要在努力学习理论知识的基础上，加强自己的动手实践能力的培养，争取使自己得到更大的提高。
参考文献
[1]范伟等.全国大学生电子设计竞赛系统设计
[2]高吉圣.全国大学生电子设计竞赛培训系列教程——数字系统与自动控制系统设计
[3]全国大学生电子设计竞赛委员会.全国大学生电子设计竞赛获奖作品选编
[4]数字电子技术
[5]刘莫尘老师提供资料
升级会员 