PCB Layout and SI 问答Word文档格式.docx
《PCB Layout and SI 问答Word文档格式.docx》由会员分享，可在线阅读，更多相关《PCB Layout and SI 问答Word文档格式.docx（23页珍藏版）》请在冰点文库上搜索。
但是有观点认为这样会增大信号的衰减，影响传输距离。
是不是这样，为什么？
我在一些大公司的评估板上看到高速布线有的尽量靠近且平行，而有的却有意的使两线距离忽远忽近，我不懂那一种效果更好。
我的信号1GHz以上，阻抗为50欧姆。
在用软件计算时，差分线对也是以50欧姆来计算吗？
还是以100欧姆来算？
接收端差分线对之间可否加一匹配电阻？
谢谢！
会使高频信号能量衰减的原因一是导体本身的电阻特性（conductorloss）,包括集肤效应（skineffect）,另一是介电物质的dielectricloss。
这两种因子在电磁理论分析传输线效应（transmissionlineeffect）时,可看出他们对信号衰减的影响程度。
差分线的耦合是会影响各自的特性阻抗,变的较小,根据分压原理（voltagedivider）这会使信号源送到线上的电压小一点。
至于,因耦合而使信号衰减的理论分析我并没有看过,所以我无法评论。
对差分对的布线方式应该要适当的靠近且平行。
所谓适当的靠近是因为这间距会影响到差分阻抗（differentialimpedance）的值,此值是设计差分对的重要参数。
需要平行也是因为要保持差分阻抗的一致性。
若两线忽远忽近,差分阻抗就会不一致,就会影响信号完整性（signal
integrity）及时间延迟（timingdelay）。
差分阻抗的计算是2（Z11-Z12）,其中,Z11是走线本身的特性阻抗,Z12是两条差分线间因为耦合而产生的阻抗,与线距有关。
所以,要设计差分阻抗为100欧姆时,走线本身的特性阻抗一定要稍大于50欧姆。
至于要大多少,可用仿真软件算出来。
接收端差分线对间的匹配电阻通常会加,其值应等于差分阻抗的值。
这样信号品质会好些。
欢迎到
3.如何处理实际布线中的一些理论冲突的问题.在实际布线中，很多理论是相互冲突的；
例如：
1。
处理多个模/数地的接法：
理论上是应该相互隔离的，但在实际的小型化、高密度布线中，由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长，很难实现理论的接法。
我的做法是：
将模/数功能模块的地分割成一个完整的孤岛，该功能模块的模/数地都连接在这一个孤岛上。
再通过沟道让孤岛和“大”地连接。
不知这种做法是否正确？
2。
理论上晶振与CPU的连线应该尽量短，由于结构布局的原因，晶振与CPU的连线比较长、比较细，因此受到了干扰，工作不稳定，这时如何从布线解决这个问题？
诸如此类的问题还有很多，尤其是高速PCB布线中考虑EMC、EMI问题，有很多冲突，很是头痛，请问如何解决这些冲突？
多谢！
A基本上,将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方（moat）,还有不要让电源和信号的回流电流路径（returningcurrentpath）变太大。
B晶振是模拟的正反馈振荡电路,要有稳定的振荡信号,必须满足loopgain与phase的规范,而这模拟信号的振荡规范很容易受到干扰,即使加groundguardtraces可能也无法完全隔离干扰。
而且离的太远,地平面上的噪声也会影响正反馈振荡电路。
所以,一定要将晶振和芯片的
距离进可能靠近。
C确实高速布线与EMI的要求有很多冲突。
但基本原则是因EMI所加的电阻电容或ferritebead,不能造成信号的一些电气特性不符合规范。
所以,最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题,如高速信号走内层。
最后才用电阻电容或ferritebead的方式,以降低对信号的伤害。
4.模数部分关于抗干扰的问题.一些系统中经常有A/D，问：
要提高抗干扰性，除了模拟地和数字地分开只在电源一点连接，加粗地线和电源线外，希望专家给一些好的意见和建议！
除了地要分开隔离外,也要注意模拟电路部分的电源,如果跟数字电路共享电源,最好要加滤波线路。
另外,数字信号和模拟信号不要有交错,尤其不要跨过分割地的地方（moat）。
5.高速信号的自动布线.为了最大限度的保证高速信号质量，我们都习惯于手工布线，但效率太低。
使用自动布线器又无法监控关键信号的绕线方式，过孔数目、位置等。
手工走完关键信号再自动布线又会降低自动布线的布通率，而且自动布线结果的调整意味着更多的布线工作量，如何平衡以上矛盾，利用优秀的布线器帮助完成高速信号的布线？
现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。
各家EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。
例如,是否有足够的约束条件控制蛇行线（serpentine）蜿蜒的方式,能否控制差分对的走线间距等。
这会影响到自动布线出来的走线方式是否能符合设计者的想法。
另外,手动调整布线的难易也与绕线引擎的能力有绝对的关系。
例如,走线的推挤能力,过孔的推挤能力,甚至走线对敷铜的推挤能力等等。
所以,选择一个绕线引擎能力强的布线器,才是解决之道。
如果您对蔽公司Expedition有兴趣试看看我们的绕线引擎,请电21-64159380,会有专人为您服务。
6关于testcoupon.testcoupon的设计有什么规范可以参照吗？
如何根据板子的实际情况设计testcoupon？
有什么需要注意的问题？
testcoupon是用来以TDR（TimeDomainReflectometer）测量所生产的PCB板的特性阻抗是否满足设计需求。
一般要控制的阻抗有单根线和差分对两种情况。
所以，testcoupon上的走线线宽和线距（有差分对时）要与所要控制的线一样。
最重要的是测量时接地点的位置。
为了减少接地引线（groundlead）的电感值，TDR探棒（probe）接地的地方通常非常接近量信号的地方（probetip），所以，testcoupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。
以下提供两篇文章参考:
1.
2.http:
//www.P（点选Applicationnotes）
7.关于高速PCB设计中信号层空白区域敷铜接地问题.在高速PCB设计中，信号层的空白区域可以敷铜，那么多个信号层的敷铜是都接地好呢，还是一半接地，一半接电源好呢？
一般在空白区域的敷铜绝大部分情况是接地。
只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。
也要注意不要影响到它层的特性阻抗，例如在dualstripline的结构时。
8.特性阻抗.感谢您回答我上次的问题。
上回您说电源平面和地平面基本上都是金属平面，所以对电场磁场都有屏蔽效应，那我可以把电源平面上面的信号线使用微带线模型计算特性阻抗吗?
电源和地平面之间的信号可以使用带状线模型计算吗？
是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。
例如四层板:
顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
9.高速信号线的匹配问题.在高速板（如p4的主板）layour，为什么要求高速信号线（如cpu数据，地址信号线）要匹配?
如果不匹配会带来什么隐患？
其匹配的长度范围（既信号线的时滞差）是由什么因素决定的，怎样计算？
要求走线特性阻抗匹配的主要原因是要避免高速传输线效应（transmissionlineeffect）所引起的反射（reflection）影响到信号完整性（signalintegrity）和延迟时间（flighttime）。
也就是说如果不匹配，则信号会被反射影响其质量。
所有走线的长度范围都是根据时序（timing）的要求所订出来的。
影响信号延迟时间的因素很多，走线长度只是其一。
P4要求某些信号线长度要在某个范围就是根据该信号所用的传输模式（commonclock或sourcesynchronous）下算得的timingmargin，分配一部份给走线长度的允
许误差。
至于，上述两种模式时序的计算，限于时间与篇幅不方便在此详述，请到下列网址
下载"
IntelPentium4Processorinthe423-pinPackage/Intel850ChipsetPlatformDesignGuide"
。
其中"
MethodologyforDeterminingTopologyandRoutingGuideline"
章节内有详述。
10.测试点生成.在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗?
添加测试点会不会影响高速信号的质量？
一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。
另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。
基本上外加的测试点（不用线上既有的穿孔（viaorDIPpin）当测试点）可能加在线上或是从线上拉一小段线出来。
前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。
这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率（edgerate）有关。
影响大小可透过仿真得知。
原则上测试点越小越好（当然还要满足测试机具的要求）分支越短越好。
11.如何选择PCB板材?
如何选择PCB板材?
如何避免高速数据传输对周围模拟小信号的高频干扰,有没有一些设计的基本思路?
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。
设计需求包含电气和机构这两部分。
通常在设计非常高速的PCB板子（大于GHz的频率）时这材质问题会比较重要。
例如，现在常用的FR-4材质，在几个GHz的频率时的介质损dielectricloss会对信号衰减有很大的影响，可能就不合用。
就电气而言，要注意介电常数（dielectricconstant）和介质损在所设计的频率是否合用。
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰（Crosstalk）。
可用拉大高速信号和模拟信号之间的距离，或加groundguard/shunttraces在模拟信号旁边。
还要注意数字地对模拟地的噪声干扰。
12.PCB板各个层都代表什么意思.众所周知PCB板包括很多层，但其中某些层的含义我还不是很清楚。
mechanical，keepoutlayer,topoverlay,bottomoverlay,toppaste,bottompaste,topsolder,bottomsolder,drillguide,drilldrawing,multilayer这些层不知道它们的确切含义。
希望您指教。
在EDA软件的专门术语中，有很多不是有相同定义的。
以下就字面上可能的意义来解释。
Mechnical:
一般多指板型机械加工尺寸标注层
Keepoutlayer:
定义不能走线、打穿孔（via）或摆零件的区域。
这几个限制可以独立分开定义。
Topoverlay:
无法从字面得知其意义。
多提供些讯息来进一步讨论。
Bottomoverlay:
可多提供些讯息来进一步讨论。
Toppaste:
顶层需要露出铜皮上锡膏的部分。
Bottompaste:
底层需要露出铜皮上锡膏的部分。
Topsolder:
应指顶层阻焊层，避免在制造过程中或将来维修时可能不小心的短路
Bottomsolder:
应指底层阻焊层。
Drillguide:
可能是不同孔径大小，对应的符号，个数的一个表。
Drilldrawing:
指孔位图，各个不同的孔径会有一个对应的符号。
Multilayer:
应该没有单独这一层，能指多层板，针对单面板和双面板而言。
13.地的连接问题.一个系统往往分成若干个PCB，有电源、接口、主板等，各板之间的地线往往各有互连，导致形成许许多多的环路，产生诸如低频环路噪声，不知这个问题如何解决？
各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子（此为Kirchoffcurrentlaw）。
这地层上的电流会找阻抗最小的地方流回去。
所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。
另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法（例如，在某处制造低阻抗，让大部分的电流从这个地方走），降低对其它较敏感信号的影响。
14.littleproblem.whythewienbridgecanonlybebalancedatonefrequency?
eveniftheratioofcoupledresistorsisvaried
TheoperationprincipleofWienbridgeoscillatorispositivefeedbackmechanism.Thetransferfunction（orgain）oftheWienbridgeoscillator（in
Laplacetransform）isAf（s）=A（s）/[1-A（s）B（s）],whichA（s）isopenloopgainofamplifierandB（s）isthegainoffeedbacknetwork.Tooscillatespontaneously,theAf（s）mustapproachtoinfinitywhichimpliesdenominatoriszero.Thatis,theproductofA（s）andB（s）needtobeequalto1.DuetothefrequencydependenceofA（s）B（s）,thereisonlyonefrequencycanmakethedenominatortobezero.ThatiswhytheWienbridgeonlybalanceatonefrequency.Theoscillationfrequencyisdeterminedbytheresistorsandcapacitorsinthepositivefeedbackpath,f=1/[2psqrt（R1C1R2C2）],whereR1,C1,R2,C2arethecomponentsinthepositivefeedbackpath.Thecomponentsonnegativefeedbackpathare
nothingtodowiththeoscillationfrequency.Theotherintuitiveinsighttothisconceptofbalancingatonefrequencyistotreatthenetworkofpositivefeedbackpathasafrequencyselector.Thereareahigh-passfilterformedbyaseriescapacitorwithagroundedresistorandalow-passfilterformedbyaseriesresistorwithagroundedcapacitor.Thetotaleffectissimilartoabandpassfilter.Thereisawebsitetoaddressthisconcept:
http:
//www.interq.or.jp/japan/se-
inoue/e_ckt18_2.htm#2.
15.如何估算特性阻抗。
（1）能否提供一些经验数据、公式和方法来估算布线的阻抗。
（2）当无法满足阻抗匹配的要求时，是在信号线的末端加并联的匹配电阻好，还是在信号线上加串联的匹配电阻好。
（3）差分信号线中间可否加地线。
1.以下提供两个常被参考的特性阻抗公式：
a.微带线（microstrip）
Z={87/[sqrt（Er+1.41）]}ln[5.98H/（0.8W+T）]其中，W为线宽，T为走线的铜皮
厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数（dielectricconstant）。
此公式
必须在0.1<
（W/H）<
2.0及1<
（Er）<
15的情况才能应用。
b.带状线（stripline）
Z=[60/sqrt（Er）]ln{4H/[0.67p（T+0.8W）]}其中，H为两参考平面的距离，并且
走线位于两参考平面的中间。
此公式必须在W/H<
0.35及T/H<
0.25的情况才能应用。
最好还是用仿真软件来计算比较准确。
2.选择端接（termination）的方法有几项因素要考虑:
a.信号源（sourcedriver）的架构和强度。
b.功率消耗（powerconsumption）的大小。
c.对时间延迟的影响，这是最重要考虑的一点。
所以，很难说哪一种端接方式是比较好的。
3.差分信号中间一般是不能加地线。
因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合（coupling）所带来的好处，如fluxcancellation，抗噪声（noiseimmunity）能力等。
若在中间加地线，便会破坏耦合效应。
16.关于特性阻抗的计算.我觉得信号线特性阻抗的微带线和带状线模型都是要参考地平面的，现在我想问一下，如果信号线下面的铜皮都被掏空，没有参考的地平面，该如何计算顶层的信号线的特性阻抗？
另外，我看一些资料写在消除信号线上噪声方面，电源平面也可以和地平面起相同的作用，是吗？
没有参考平面时电场与磁场的互动关系与有参考平面时不同，而这互动关系会影响到特性阻抗的值。
现在绝大部分特性阻抗的计算公式都是假设有参考平面的，我还没看到这种无参考平面的特性阻抗公式。
但是，可以用TDR（TimeDomainReflectometer）对实际的板子做量测来得到无参考平面的特性阻抗。
信号线上的噪声产生的原因是别的线上的信号所产生的电场和磁场的能量经由mutualinductance及mutualcapacitance而传到被感染的信号线上。
电源平面和地平面基本上都是金属平面，所以对电场磁场都有屏蔽效应（shieldingeffect）。
17.关于高速PCB设计的技术书籍和资料.能介绍一些国外的目前关于高速PCB设计水平、加工能力、加工水平、加工材质以及相关的技术书籍和资料吗？
现在高速数字电路的应用有通信网路和计算机等相关领域。
在通信网路方面，PCB板的工作频率已达GHz上下，迭层数就我所知有到40层之多。
计算机相关应用也因为芯片的进步，无论是一般的PC或服务器（Server），板子上的最高工作频率也已经达到400MHz（如Rambus）以上。
因应这高速高密度走线需求，盲埋孔（blind/buriedvias）、mircrovias及build-up制程工艺的需求也渐渐越来越多。
这些设计需求都有厂商可大量生产。
以下提供几本不错的技术书籍：
1.HowardW.Johnson，“High-SpeedDigitalDesign-AHandbookofBlackMagic”；
2.StephenH.Hall，“High-SpeedDigitalSystemDesign”；
3.BrianYang，“DigitalSignalIntegrity”；
18.有关柔性电路板的设计与加工.我公司打算采用柔性电路板设计来解决小型成像系统中信号传送和电路板互接的问题。
请问刚柔板设计是否需要专用设计软件与规范？
另外国内何处可以承接该类电路板加工？
谢谢。
可以用一般设计PCB的软件来设计柔性电路板（FlexiblePrintedCircuit）。
一样用Gerber格式给FPC厂商生产。
由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径（via）有其限制。
除此之外，可在柔性电路板的转折处铺些铜皮加以补强。
至于生产的厂商可上网”FPC”当关键词查询应该可以找到。
19.PCB的布线调整.我想请问一个问题:
因觉机器布的不如意,调整起来反而费时。
我一般是用的手工布线,现在搞的PCB板多半要用引脚密度较大的贴片封装芯片,而且带总线的
升级会员 