四人抢答器的设计Word格式.docx

四人抢答器的设计Word格式.docx

《四人抢答器的设计Word格式.docx》由会员分享，可在线阅读，更多相关《四人抢答器的设计Word格式.docx（16页珍藏版）》请在冰点文库上搜索。

优先抢答选手的编号一直保持到主持人将系统清零为止。

3、抢答器具有定时抢答的功能，且一次抢答的时间为10秒。

当主持人启动“开始”键后，要求定时器立即进行倒计时，并用显示器显示。

4、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；

如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0并闪烁。

5、在主持人未按下开始键时，如有人抢答犯规，在显示器上锁存并闪烁犯规选手的编号。

6、确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。

1功能介绍

1.1主要功能介绍

（1）抢答器最多可供4名选手参赛，编号为1~4号，各队分别用一个按钮（分别为J1、J2、J3、J5）控制，并设置一个系统清零和抢答控制开关J4,J7，该开关由主持人控制。

（2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来，直到主持人清零。

（3）开关J4作为清零及抢答控制开关（由主持人控制），当开关J4被按下时抢答电路清零，当开关J7松开后则允许抢答。

输入抢答信号由抢答按钮开关J1、J2、J3、J5实现。

（4）有抢答信号输入（开关J1、J2、J3、J5中的任意一个开关被按下）时，并显示出相对应的组别号码。

此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持”第一个开关按下时所对应的状态不变。

设计要求

1.2扩展功能介绍

（1）抢答器具有定时抢答的功能，且一次抢答的时间为10秒。

当节目主持人启动“开始”键后，要求定时器立即倒计时，并用显示器显示。

（2）参加选手在未开始抢答时按下抢答键，则犯规。

显示器上显示选手的编号。

（3）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

（4）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。

2总体方案设计

（1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。

（2）用数码管显示，正常抢答后显示抢到的队号，如果犯规则显示队号。

（3）如果10秒内没有抢答，则说明该题超时作废，用0表示。

（4）复位键用于恢复犯规或超时状态

如图1所示为总体方框图。

其工作原理为：

接通电源后，主持人将开关拨到"

清零"

状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；

主持人将开关置;

开始"

状态，宣布"

抢答器工作。

定时器倒计时。

选手在定时时间内抢答时，抢答器完成：

优先判断、编号锁存、编号显示。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。

如果再次抢答必须由主持人再次操作"

清除"

和"

状态开关。

图1

3单元模块设计

3．1抢答器控制端电路功能介绍

设计电路见图2所示。

电路选用优先编码器74LS148和锁存器74LS75来完成。

该电路主要完成两个功能：

一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；

二是禁止其他选手按键，

其按键操作无效。

工作过程：

开关J5置于"

端时，RS触发器的R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）＝0，使之处于工作状态。

当开关J5断开，J6置于"

时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下J2），74LS148的输出经RS锁存后，CTR=1,RBO（图中4端）=1,七段显示电路74LS48处于工作状态，4Q3Q2Q=010,经译码显示为“2”。

此外，CTR＝1，使74LS148优先编码工作标志端（图中2号端）＝1，处于禁止状态，封锁其他按键的输入。

当按键松开即按下时，74LS148的此时由于仍为CTR＝1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。

如有再次抢答需由主持人将J5开关重新置“清除”然后才可能进行。

图2

3．2定时时间电路功能介绍

原理及设计：

该部分主要由555定时器秒脉冲产生电路、十六进制同步加法计数器，74LS161倒计时计数电路、74LS48译码电路和1个7段数码管即相关电路组成。

具体电路如图3所示。

一块74LS161实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。

74161的预置数控制端实现预置数，由节目主持人根据

共阴极七段数码显示管DPY_7-SEG上，当有人抢答时，停止计数并显示此时的倒计时时间；

如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，控制74LS48

使0显示，同时以后选手抢答无效。

图3

3.3振荡电路

555定时器是一种多功能的中规模集成器件，它的结构比较复杂，在定时器内部，一般包含20多只晶体管，10多个电阻和数值电容。

本系统需要产生频率为500KHZ的脉冲信号，用于为161道计数提供CP信号，及频率为1HZ信号用于计时电路。

以上电路可用555定时器组成

4主要芯片介绍

4．1优先编码器74LS148

74LS148为8线－3线优先编码器，表4.1.1为其真值表，表4.1.2为其功能表,图4.1.1为其管脚图。

74LS148管脚图

表4.1.274LS1488线—3线二进制编码器真值表

74LS148工作原理如下：

该编码器有8个信号输入端，3个二进制码输出端。

此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。

当EI=0时，编码器工作；

而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。

这种情况被称为输入低电平有效，输出也为低电来有效的情况。

当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。

表明编码器处于工作状态，否则为1。

由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；

GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。

EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。

从功能表不难看出，输入优先级别的次为7，6，……，0。

输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。

例如5为0。

且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理

4.2锁存器74LS75

其中75锁存器的DO~D3接四位选手的开关，其输出通过48译码器接到数码管显示选手的编号。

在此图中用四个二极管代替。

QI非~Q3非通过20芯片四输入与非之后又通过00芯片和主持人与非，结果接到75芯片的使能端。

可以实现选手的锁存。

图4.2.75锁存器及部分电路图

4.3计数器74LS161

图4.3.74LS161管脚引线图

各种管脚的功能如下：

16号管脚：

VCC:

接5伏电压

15号管脚：

CO进位输出

14~11号管脚：

信号输出

10号管脚：

CTT

9号管脚：

置数端

8号管脚：

GND接地

7号管脚：

CTP

6~3号管脚：

信号输入

2号管脚：

接CP

1号管脚：

清零端

1号管脚为异步清零端，当CR非=0时，Q0~Q3均为0。

10号管脚LD非（低电平有效）为置入控制端，当CR非=1、LD非=0时，在CP时钟的上升沿作用下，外加输入数据D0~D3同时置入，及Q0=D0，Q1=D1，Q2=D2，Q3=D3。

CTP，CTT为计数控制信号，在CR非=1，LD非=1的情况下，CTP=1,CTT=1完成4为二进制加法计数；

CTT=0，CTP=1时，电路中各级触发器的状态处于保持状态，而输出CO=0；

CTT=1，CTP=0时电路各级触发器均处于保持。

5四人抢答器仿真

按照总体电路图在仿真软件Ewb512上一一选择芯片并进行连接。

分两部分进行测试，一部分测试选手的编号能否正常的通过数码管显示；

另一部分测试倒计时模块。

最后将两部分连接起来，测试整体的效果。

6系统调试

把上面所设计的单元电路连接起来可得到整体电路。

7.1抢答显示功能测试

7.2清零功能测试

7.3倒计时功能测试

7参考文献

【1】王毓银数字电路逻辑设计.北京：

高等教育出版社.2003

西安邮电学院电信系数字电路课程设计过程考核表

班级/学号

承担任务实验室（单位）

所在部门

实施时间

具体内容

第一周

星期一上午：

集中讲解设计的目的及要求；

介绍系统设计的一般方法和步骤；

介绍部分逻辑器件及其应用；

布置课程设计题目；

分析设计中可能出现的问题。

星期一下午~星期二:

学生选题，查阅资料，设计电路；

教师准备器材、工具等，同时为学生检查电路设计、辅导答疑。

星期三：

学生完成原理图设计及连接图设计。

教师审阅，开始发放元器件及工具。

星期四~星期五：

学生进行电路安装、调试；

教师继续答疑并补发元器件。

第二周

星期一~星期二：

学生继续安装调试，调试成功的学生可选作第二课题。

开始验收。

要求：

1）功能正确；

2）电路稳定；

3）能自述调试中遇到的问题及解决方法。

星期四~星期五上午：

继续验收。

验收通过的学生整理、上交工具，写出设计报告。

星期五下午：

召开课程设计总结交流会，总结交流学生在课程设计中具有特色的设计思想和先进的调试方法。

指导教师（师傅）姓名

黄琼丹

职务或职称

助教

指导教师（师傅）

对学生的评价

学习态度

□认真□一般□不认真

学习纪律

□全勤□偶尔缺勤□经常缺勤

实践能力

□很强□一般□较差

指导教师（师傅）对学生专业知识或社会实践能力等情况的意见

指导教师（师傅）签字

年月日

西安邮电学院电信系数字电路课程设计成绩鉴定表

进行时间

成绩鉴定

学习内容（20分）

与教学任务计划结合程度（10分）

与专业培养结合程度（6分）

其它（4分）

接受单位评价

（20分）

实践能力（10分）

学习态度（6分）

学习纪律（4分）

报告鉴定

（60分）

报告内容与实践过程紧密结合（15分）

报告内容与教学计划内容紧密结合（15分）

报告质量（主题、结构、观点、逻辑、资料、字数30分）

评阅教师姓名

职称

成绩

评语

评阅教师签字