微机原理接口技术考试题库及答案docxWord文档格式.docx
《微机原理接口技术考试题库及答案docxWord文档格式.docx》由会员分享，可在线阅读，更多相关《微机原理接口技术考试题库及答案docxWord文档格式.docx（122页珍藏版）》请在冰点文库上搜索。
寄存器EDX的低8位部分可以用表达。
DL
DH
DX
EX
IA-32处理器包括o
8086
8088
80286
80386
当逻辑运算后，低8位结果中“1的个数是零或偶数发生转移的指令是.
JP
JNZ
JNP
JZ
I/O接口电路中，状态寄存器保存。
CPU给I/O接口或外设的命令
外设发往CPU的数据
I/O接口或外设的状态
CPU发往外设的数据
汇编语言源程序中，每个语句由四项组成，不影响语句功能的是。
操作数
注释
名字项
操作码
向SRAM芯片某个存储单元写入数据，该芯片控制信号组合是。
片选有效，写入信号无效
片选无效，写入信号无效
片选无效，写入信号有效
片选有效，写入信号有效
标志C巳1时发生跳转的条件转移指令是0
JO
JC
JNO
JNC
冯？
诺伊曼思想采用
十进制形式表示数据和指令
二进制形式表示数据和指令
十进制形式表示数据和二进制表示指令
二进制形式表示数据和十进制表示指令
RET
LOOP
CALL
JECXZ
DMA传送前的应答过程中，总线请求信号是提出的。
处理器向DMA控制器
外设向DMA控制器
外设向处理器
设EAX^1000H,EB攵2000H，则在执行了指令“SUBEAX,EBX后，标志位CF和ZF的值分别为。
0,1
I,1
0,0
l,0
相对其它译码方式，全译码方式的特点是
译码最简单
地址重复
地址唯一
连接最简单
数据总线通常信息。
可以双向传输
同时输入、输出
只能输出
只能输入
8086处理器执行“ADEAX,[BX]指令时，将产生总线
周期。
存储器写
I/O写
I/O读
21H的中断服务程序的入口地址被保存
实地址方式，IA-32处理器向量号为在物理地址。
210H
84H
42H
21H
8086处理器的M/IO*和RD*引脚同时为低，说明其正在执行
操作。
处理器数据传送到I/O
处理器数据传送到存储器
I/O数据传送到处理器
JECXZ旨令发生转移的条件是
ECX=2
ECE
ECX=0
ECX=1
回微机系统各部件采用结构互相连接
串连
专线
总线
ISA总线是16位系统总线，原因是为16位。
数据总线
地址总线
控制总线
处理器通用寄存器
与DRAM芯片相比，SRAM芯片的特点是
集成度高、存取周期长
集成度低、存取周期短
集成度低、存取周期长
集成度高、存取周期短
在计算机系统的层次结构中，届丁物理机。
用户层
高级语言层
机器语言层
操作系统层
DMA传送期间，控制数据传送的部件是。
主存储器
外设
处理器
DMA控制器
“moveax,[ebp+8]指令从段取出数据送EAX
CS
SS
DS
ES
IA-32处理器条件转移指令Jc球用的指令寻址方式是
寻^土0
直接
寄存器间接
存储器间接
相对
在I/O电路的输入接口中，一般都需要一个环节
模拟转换
锁存
三态缓冲
时钟发生
实地址方式下，IA-32处理器的每个中断向量表项占用
—位。
32
8
64
16
反映存储器存取速度的指标中，从读/写命令发出、到数据传输操作完成所经历的时间被称为。
存取时间
存取周期
旋转速度
寻道时间
与“leaebx,array功能相同的指令是。
movebx,offsetarray|
movebx,array
movebx,segarray
movebx,[array]
执行“saebx,1'
指令后，EBX最高D31位一定等丁
1
D30
D0
指令后,EBX最高D31位一定等丁。
在IA-32处理器实地址方式中，主存4CH开始依次存放23H、F0H、00H、30H,说明该中断服务程序的首地址是。
3000:
F023H
0030:
23F0H
23F0:
0300H
F023:
3000H
8086处理器的RESE目脚高电平■有效，表示
中断请求
总线请求
插入等待状态请求
复位请求
IA-32处理器可以处理个中断。
255
256
250
在高性能微机的存储系统中，是为了提高主存速度而增加的一个存储器层次。
虚拟存储器
寄存器
高速缓存
闪速存储器
DWORD伪指令定义的是量的变量。
字
四字
字节
双字
如果本程序中定义的一个变量或子程序，需要在其他程序模块中使用，那么应该使用进行声明。
PRIVATE
EXTERN
EXTRN
PUBLIC
表明处理器生产工艺水平■的技术参数是。
集成度
时钟频率
字长
如果本程序使用了一个其他程序模块定义的变量，那么应该使用
进行声明。
COMM
假设V1和V2是用DWORD伪指令定义的变量，下列指令中正确的是。
movV1,20h
movV1,V2
mov2000h,V2
moval,V1
JNE指令的助记符还可以用表示。
JE
ISA总线上的MEMW*有效表明
存储器数据传送到处理器
标号不会包含的届性是。
byte类型
逻辑地址
far类型
near类型
实地址方式，IA-32处理器每个中断向量表项的低16位是
地址。
物理地址
段地址
偏移地址
主程序将数据本身传递给子程序，这是。
传数值的出口参数
传地址的出口参数
传地址的入口参数
传数值的入口参数
将OBJ文件转换为EXEW执行文件的是
连接程序
汇编程序
调试程序
编辑程序
一个字节的二进制位数是位0
2
表达微机存储容量时，1GB不等丁。
1024MB
1000Mb
2人20KB
2人30B
可读可写、需要刷新的半导体存储器是
DRAM
JZ指令的助记符还可以用表示。
JNE
8086处理器最小组态时，若RD*为低电平，M/IO*为高电平，则说明8086处理器处丁总线周期。
存储器读
EPROM2764的存储容量是8KX$其地址线应有条
14
12
13
15
8086处理器引脚HOLD高电平■有效，表示。
对寄存器EAX的内容乘以2的指令是
shreax,1
roreax,1
shleax,1
rcreax,1
当运行结果为0时，ZF=。
不影响
8086处理器所有对外操作必须通过单元和总线进行'
指令队列
EU执行单元
BIU总线接口单元
地址加法器
在MASM中进行子程序设计，应该需要使用伪指令
对。
call/ret
segment/ends
macro/endm
proc/endp
指令处理的顺序是
取指、执行、译码
执行、取指、译码
取指、译码、执行
译码、取指、执行
存储器寻址方式中寻址的操作数在中。
辅存
主存
预言了集成电路生产技术的发展规律。
冯?
诺伊曼思想
软件与硬件的等价性原理
摩尔定律
IA-32结构
微机系统中各个功能部件通过相互连接。
芯片组
主存芯片
I/O接口
系统总线
“moveax,3456h指令的源操作数采用寻址方式
寄存器相对
立即数
用16W1的DRAM芯片组成128MB存储容量，要使用
片。
128
程序员自定义的下歹q标号不合法的是o
AB3
F8
WANG
MOV
对丁十进制数96,如果采用8位8421BCDE5表达，应该是
00000110B
10010110B
10010000B
01100000B
某次求和结果最高位为1,贝US巳。
I/O接口电路中，数据输出寄存器保存
进行宏定义的一对伪指令是。
segment/ends
8086处理器的数据总线是总线
双向三态
单向两态
双向两态
单向二态
可执行代码应该在定义的段中。
.stack
.extr
.code
.data
IA-32处理器的地址总线具有个。
24
当CPU与外设进行数据传送时，如果外设来不及处理数据，则可以通过.
信号提出插入等待状态的请求。
HOLD
INTR
RESET
READY
地址对齐的32位数据，存放丁存储器的起始地址的低2位是。
00
10
11
01
如果在8088处理器地址总线A19〜A13=0001110时，选中某个存储器芯片,则这个存储器芯片占用的地址范围是。
1C000H〜1DFFFH
1D000H〜1DFFFH
1C000H〜1FFFFH
1C000H〜1CFFFH
总线中用丁确定存储单元或I/O单元的是。
电源及地线
整个中断工作过程中，阶段是进行数据传送的实质性环节。
中断服务（处理）
中断源识别
断点保护
在I/O指令的间接寻址方式中，用寄存器内容来确定
端口地址。
CX
DI
SI
IA-32处理器中，除法错中断的向量号是。
微机中每个存储单元具有一个地址，其中存放一个
量。
比特（1位）
双字（32位）
字节（8位）
字（16位）
汇编语言■中的”endstart中的start指的是
程序开始执行的位置
程序开始汇编的位置
程序终止汇编的位置
程序终止执行的位置
十进制数165用二进制表达为。
01001101
10010101
11001101
00100111
某个处理器支持16MB的内存空间，则它的地址总线应有
条。
28
26
22
从寄存器向下，不是层次结构存储系统的规律。
存储容量逐渐减少
单位价格逐渐减少
存取速度逐渐减慢
访问频度逐渐减少
I/O接口电路是指主机系统与问协助完成数据传送和
控制任务的逻辑电路。
CPU
Pentium届于位结构的处理器。
在MASM汇编语言'
中，如下各个进制常数表达，是错误的。
64H
0100B
A0H
处理器也称为。
控制器
中央处理器
运算器
设EA）X=ABDFH则在执行指令“ANDEAX,01H”后，EAX寄存器的内容为
0000H
ABDFH
0001H
FFFFH
ISA总线是指o
32位PC机上使用的存储总线
旧MPC/AT机上使用的系统总线
旧MPC/XT机上使用的系统总线
32位PC机上使用的外设总线
JA指令的助记符还可以用表示。
JB
JNA
JNBE
JG
SRAM芯片通常有一个输出允许控制端OE*,它对应系统的
信号。
IOW*
MEMR*
MEMW*
IOR*
74LS138译码器的控制端全有效，如GB、A引脚输入110,则输出低有效的弓I脚是0
Y7*
Y4*
Y5*
Y6*
软件兼容的关键是保证。
向下兼容
向前兼容
向后兼容
IA-32处理器中，输出给外设一个字节，只能利用寄
存器输出。
AL
CL
BL
“mov[ebx],eax指令的B的操作数采用寻址方式
堆栈的操作原则是0
先进先出
后进后出
后进先出
相对全译码方式，部分译码方式的特点有
连接较简单
译码最复杂
某些存储单元对应多个地址
系统部分地址空间被浪费
E.
无需片内译码
ACD
Pentium处理器的基本读写控制信号
CLK
M/IO*
D/C*
W/R*
BCD
Pentium处理器具有特点
64位数据总线
Intel64结构
IA-64结构
32位数据总线
AC
8086处理器的引脚RD*具有特性。
低电平有效
双向
输出
三态
高电平有效
8086处理器的引脚M/IO*具有特性。
输入
ABDE
诺伊曼基本思想包括
除转移指令外，指令按在存储器中存放的顺序执行
程序全部固化到ROM
采用二进制形式表达数据和指令
指令由操作码和地址码
计算机由5大基本部件组成
升级会员 