数字电子技术课程设计报告Word下载.docx

数字电子技术课程设计报告Word下载.docx

《数字电子技术课程设计报告Word下载.docx》由会员分享，可在线阅读，更多相关《数字电子技术课程设计报告Word下载.docx（13页珍藏版）》请在冰点文库上搜索。

二、设计方案选择4

三、数字时钟原理框图5

四、多功能数字钟的设计5

1、脉冲产生电路5

2、计数电路7

3、显示电路9

4、校时电路10

5、整点报时电路12

6、闹钟电路14

7、电路总图16

五、数字钟电路仿真17

六、设计小结17

课程设计题目：

多功能数字钟电路设计与仿真

一、设计要求

利用中规模数字集成器件设计、实现所需电路，并在Multisim，Pspice或其它EDA软件上对功能电路进行仿真、调试和完善。

数字钟是一种用数字电路技术实现时、分、秒计时的钟表。

与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。

技术指标要求：

1.时间以24小时为一个周期;

2.数值显示时、分、秒;

3.有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;

4.具有整点报时功能,当时间到达整点前5秒进行蜂鸣报时;

5.具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃；

6.为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。

二、设计方案选择

采用中小规模集成电路实现

采用中小规模集成逻辑电路设计可以实现数字钟的时、分、秒计时功能、定点报时功能、校时功能、闹钟功能，计时模块采用时钟信号触发，不需要程序控制。

所有功能模块的主要部件都使用集成芯片。

此方案正是所学的知识的实际应用，可以加深对逻辑电路的了解，符合此次设计的要求。

三、数字时钟原理框图

图1数字钟原理框图

四、多功能数字钟的设计

1、脉冲产生电路

◆设计要求

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。

由振荡器与分频器组合产生秒脉冲信号。

振荡器:

通常用555定时器与RC构成的多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形脉冲（自激振荡）。

用555集成电路实现多谐振荡，需要外接电阻R和电容C。

◆参数计算

由555定时器构成的多谐振荡器由电阻R1、R2，电容C以及旁路电容Cp等组成。

输出频率为：

当f=1Hz时，若选C为1μF的电解电容，取ln2=0.693，得R1+2R2=1449.2695kΩ。

令R1=1MΩ，R2=221.348kΩ。

若R2用200kΩ+20kΩ+1kΩ+300Ω+40Ω+8Ω的形式替换，可得到周期为1.00002839s的脉冲。

◆电路设计

图2脉冲产生电路图

图3脉冲仿真图

2、计数电路

◆秒钟计数电路

图4秒钟计数电路

◆分钟计数电路

图5分钟计数电路

◆时钟计数电路

图6时钟计数电路

3、显示电路

◆元件介绍

共阳极7段数码管：

图7七段数码管

◆原理说明

从时、分、秒各电路输出的信号经74LS47芯片译码后输入7段数码管显示出电路。

图8显示器电路

4、校时电路

重新接通电源或走时出现误差时都需要对时间进行校正。

通常，校正时间的方法是：

首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。

对校时的要求是：

在小时校正时不影响分和秒的运行；

在分校正是不影响小时和秒的正常运行。

校时的具体设计方法是：

用一个单刀双掷开关切换计数功能与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。

单刀双掷开关：

图9单刀双掷开关

原脉冲输入在开关1和开关2的下端。

当需要校时时,若需要校分电路,则将开关1向上拨,然后将开关5向下拨以后向上拨.然后手动输入脉冲:

将开关3向上拨后立即向下拨,形成一个输入脉冲,分电路输入一个信号。

图10校时电路

5、整点报时电路

若将该信号直接送给蜂鸣器，激励时间只有一下，要使响应持续五秒，需将信号送入一个暂稳态时间为5秒的单稳态触发器，在由单稳态触发器的输出接到蜂鸣器上，这样整点报时便可以持续5秒。

当时钟还有5秒到整点时，蜂鸣器开始响，持续时间为5秒。

图11蜂鸣器

要使报时的时间延续5秒，则单稳态触发器输出脉冲宽度为

=5s，脉冲宽度公式为：

若用555定时器构成单稳态触发器，则

1.1RC，则RC

4.5455s。

取C=1mF，则R=4545.5

。

把R用1000

*4+500

+10

*4+5

+0.5

代替。

当分电路向时电路发出脉冲信号时,电平由低变高再变低,形成一个上跳信号,但单稳态触发器是电平下跳触发,所以需在报时电路的输入端接一个反向器。

触发单稳态触发器后电路输出一个5秒的信号,使蜂鸣器鸣叫持续5秒。

图12整点报时电路

6、闹钟电路

人为地给电路设定一个时间，经数值比较器与原本的时间进行比较，并将比较的结果送至蜂鸣器，实现闹钟功能。

单刀双掷开关与蜂鸣器

单刀双掷开关的右端接在原输入译码电路端,开关上方接在七段显示管的各个输入端。

当需要设定闹钟时，将开关拨向左侧，同时七段数码管制零，开关Y手动输入脉冲，直到设定预期的时间，输出端与原计数电路的输出端同时接入数值比较器，数值比较器的输出端接在脉冲宽度为30秒的单稳态触发器，单稳态触发器的输出接在蜂鸣器上。

当闹钟起作用时，蜂鸣器会鸣叫30秒。

图13定时闹钟电路

7、电路总图

图14电路总图

五、数字钟电路仿真

◆校时电路调试

在总电路进行仿真时，假定校时到时间13:

30:

50，通过电路的校时单元，分别对电路的时单元设置为13,；

对分电路单元设置为30；

对秒单元设置为50。

◆整点报时调试

在总电路进行仿真中，假定于时间15:

00:

00报时，在14:

59:

55时电路的指示灯发亮，开始报时，持续到15:

00整.

◆闹钟电路调试

仿真开始后，闹钟单元的设置键（左边最低位）为1000，0010,0000,0000（即14:

00整），等到时间为14:

00整时开始闹铃，时间持续1分钟。

六、设计小结

通过此次课程设计，使我更加扎实的掌握了有关数字电子技术方面的知识，在设计过程中，刚开始毫无头绪，可谓举步维艰。

然而，一个模块一个模块来做，再把它们整合起来，使我有了清晰的思路，最终设计出来了，并且仿真正确。

做课程设计不仅需要清晰的思路还要谨慎的态度，必须要对各个芯片都了解，对课本知识熟悉才能又快又好的完成。

在接线的时候，我遇到了不少困难，出现各种各样的问题，致使电路达不到预期的效果。

回顾此次课程设计，我仍感慨颇多，从理论到实践，在这几天里，可以说得是颇费脑筋，但是可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。

通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。

在设计的过程中遇到问题，可以说得是困难重重，但可喜的是最终都得到了解决。

在设计过程中EWB软件给我们的设计带来了很多的便利，它提供了大量元器件库，提供修改电路设计的灵活性、提供了实验室在数量、质量上难以相比的虚拟仪器、仪表， 

使得设计时间大为缩短，设计过程更加直观、方便。

作为工科类的学生，以后的工作中难免要遇到许许多多的问题，有了课程设计这个环节的锻炼，以后我会敢于直面我所碰到的任何难题。

在这次课程设计设计中，收获很多，无论是培养自己的实践能力方面还是在培养自己的性情方面。