基于FPGA简单银行前台的输入密码识别控制器的设计文档格式.docx

基于FPGA简单银行前台的输入密码识别控制器的设计文档格式.docx

《基于FPGA简单银行前台的输入密码识别控制器的设计文档格式.docx》由会员分享，可在线阅读，更多相关《基于FPGA简单银行前台的输入密码识别控制器的设计文档格式.docx（14页珍藏版）》请在冰点文库上搜索。

4.1.3引脚描述3

4.2设计方案3

4.2.1顶层方案设计3

4.2.2顶层模块划分4

4.3功能验证方案8

4.4电路设计及功能仿真报告11

4.5综合及布局布线报告和引脚分布报告16

4.6硬件测试结果报告17

5.课程设计的心得体会18

6.参考资料18

1．任务

题目:

基于FPAG的简易银行简单银行前台的输入密码识别控制器的设计。

主要任务:

基于ALTERA的FPGA硬件的设计，设计一个银行前台的输入密码识别控制器。

此控制器可以输入账号和密码，通过和已经设定好的账号和密码进行比较来判断输入的信息是否正确。

此设计的任务为，完成用户的输入，显示，校验。

2．目的

（1）熟悉并掌握FPGA设计流程，包括技术规范定义，模块设计，功能仿真，综合，时序仿真，下载测试；

（2）熟练应用quarterII9.0，Modelsim等EDA工具完成FPGA原型系统设计；

（3）能够熟练使用FPGA开发板

3．设计环境

软件：

quarterII9.0,Modelsim6.1f；

硬件环境：

ALTERA开发板；

设备：

PC一台，USB下载线，FPGA开发板及电源。

4．FPGA课程设计的详细内容

4.1技术规范

4.1.1总体描述

4.1.1功能描述

1）输入三位用户名（允许输入0-9的数字任意三个）。

2）若输入的用户名有效。

允许输入密码，否则复位。

3）若用户名无效，设置一个红色的二极管灯亮，并且允许复位键，复位，重新输入用户名

4）校验用户名和密码，若用户名与密码相配，设置一个绿色二极管为亮。

5）若密码错误，设置一个红色二极管为亮。

然后可以密码复位键复位，重新输入。

4.1.2功能模块

图1.总体结构图

1.2）结构框图

clk

data

reset

表

Clk

0

反

馈

图二.具体模块结构图

从模块结构图看，设计的主要分为三个模块。

1.输入显示模块，即用户输入用户名称，将其显示在数码管上.

2.将输入的数据与，已经存储在rom上的有效用户进行校验。

3.如果用户名校验有效，允许输入密码，平且在数码管上显示其输入结果，将输入的密码与已经存储在rom的关联的用户进行校验。

4.将校验结果，用一个二极管来显示。

4.2．设计方案。

4.2.1顶层方案的设计

顶层主要是对各个子模块进行调用与连接，顶层主要调用以下模块：

1）.数码管的显示驱动模块。

是输入的用户名能在数码管上显示。

2）.用户名的有效校验模块。

通过调用rom模块，来进行用户名的校验问题。

关于rom模块的设计，原理：

将用户名作为地址存储，将有效的用户名的密码初始化为大于零的值，而将其他的都初始化为零。

输入用户名即就是地址，来查找其值，判断用户的有效性问题。

3）.密码校验模块

在用户名有效的前提下，对所输入的密码进行校验，并将结果输入，用一个二极管来显示。

密码的匹配问题。

4.2.2.顶层模块划分

1）.lcd的驱动显示。

1.功能描述：

使用户输入的用户名，或者密码能够在1602上显示。

2．引脚的描述。

引脚名称

类型

功能描述

Clk

Input

系统时钟

enable

Output

LCD使能

Rs

LCD读使能

R_W

LCD写使能

DB0_7

LCD数据管脚

Lcd_blon

output

Lcd管脚

Lcd_on

lcd

2）用户名校验。

1.关于rom的设计

功能描述

addr

存储的用户名

data

存储用户密码，以及是否为有效的用户标识

Input

时钟

1.功能描述，输入三位0-9的数字，

根据输入的用户名，在rom模块中读取相应的值，判读其值的大小，如果其值大于0，则为有效用户，否则为无效用户。

2.引脚描述

Switch

Input

开关的输入

Clk_1000

时钟输入

Code

校验信号

user

sign

输出的数据

Sign_pluse

时延信号

3）校验模块

1.功能描述

若用户为有效用户时，清除lcd的显示，输入密码，然后根据地址读取相应的密码，进行校验。

Data_from_key

input

输入的数据

Pluse_from_key

延迟信号

Input

Reset

复位信号

校验信号

Data_to_lcd

输出的数据

Pluse_to_lcd

输出控制信号

Lcd的复位信号

Ok

Led灯的信号

Lcd的显示时序图。

4.3功能验证方案

总的验证方案。

项目

信号名

预期结果

实际结果

结果比较

Clk_50M

时钟信号

20ns

同左

√

密码校验

高电平

√

复位信号

60ns高电平

按键信号

下降沿

Lcd复位

R_w

Lcd读写

低电平

Enable

Lcd使能端

周期高低

7位数据

509

Lcd_on

Lcd高电位

Lcd低电位

Led显示

4.4功能仿真

4.5综合布局布线。

4.5.1引脚分配

4.6硬件测试报告

测试良好，一般的功能即可实现。

输入所存储的用户名和密码即可得到结果。

5.课程设计心得

在这学期期开始，我们进行FPGA课程设计。

首先，老师给我们布置了若干个题目让我们练习，熟悉fpga的设计环境。

通过此次FPGA课程设计，加深了对数字电路理论的理解，锻炼了自己动手能力。

将理论很好地与实际联系，对我来说更重要的是，我在这一课程设计过程中，一直坚持不懈的独立完成设计，虽然其中经常会遇到很多莫名其妙的问题，但经过自己认真的思考后找到了解决方法，成功完成了设计。

另外，通过这次课程设计我认识到了写文档的能力，写文档也是一项，这次的设计也锻炼了自己写文档能力，通过老师的指导我写出了一个自认为比较规范的报告

6.参考资料

[1]王金平.数字系统设计与verilog.电子工业出版社.2008.

[2]夏宇文.Verilog数字系统设计教程.北京航空航天出版社.2008

[3]杜慧敏.基于verilog的FPGA设计基础.西安电子科技大学，2005.

西安邮电大学电子工程学院系FPGA课程设计过程考核表

张强

班级/学号

微电子0901/34

进行时间

2012年6月18日—2012年6月29日

成绩鉴定

学习内容（20分）

与教学任务计划结合程度（10分）

与专业培养结合程度（6分）

其它（4分）

接受单位评价

（20分）

实践能力（10分）

学习态度（6分）

学习纪律（4分）

报告鉴定

（60分）

报告内容与实践过程紧密结合（15分）

报告内容与教学计划内容紧密结合（15分）

报告质量（主题、结构、观点、逻辑、资料、字数30分）

评阅教师姓名

职称

成绩

评语

评阅教师签字

年月日

承担任务实验室（单位）

所在部门

实施时间

2012年6月18日—2012年6月29日

具体内容

第一周

按照老师给的课程设计要求写规范，在Modelsim软件编写各个模块的程序代码和激励，测试。

第二周

在QuartusII7.2软件里进行后仿，查看布局布线，下到DEII开发板上进行硬件检测。

写课程设计报告。

指导教师（师傅）姓名

职务或职称

教授

指导教师（师傅）

对学生的评价

学习态度

□认真□一般□不认真

学习纪律

□全勤□偶尔缺勤□经常缺勤

实践能力

□很强□一般□较差

指导教师（师傅）对学生专业知识或社会实践能力等情况的意见

指导教师（师傅）签字