名词概念解释.docx

名词概念解释.docx

《名词概念解释.docx》由会员分享，可在线阅读，更多相关《名词概念解释.docx（15页珍藏版）》请在冰点文库上搜索。

名词概念解释

1、名词概念解释：

（1）ASIC：

ApplicationSpecificIntergratedCircuits）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。

（2）FPGA：

Field—ProgrammableGateArray）,即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

（3）SOC:

：

SystemonChip的缩写，称为芯片级系统，也有称片上系统，意指它是一个产品，是一个有专用

目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。

（4）SOPCSystem-on-a-Programmable-Chip，即可编程片上系统。

用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。

（5）NIOSII:

Altera推出的支持使用专用指令的32位RSIC嵌入式处理器

（6）I/O:

I/O是input/output的缩写，即输入输出端口。

每个设备都会有一个专用的I/O地址，用来处理自己的输入输出信息

（7）IP:

IP是英文InternetProtocol（网络之间互连的协议）的缩写，中文简称为网协”也就是为计算机网络相互连接进行通信而设计的协议。

（8）VHDL:

是一种用于电路设计的高级语言，标准硬件描述语言。

（9）verilogHDLVerilogHDL是一种硬件描述语言（HDL:

HardwareDiscriptionLanguage）,是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

（10）HDL：

HDL（HardwareDescriptionLanguage）,是硬件描述语言。

顾名思义，硬件描述语言就是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。

（11）EDAEDA是电子设计自动化|（ElectronicDesignAutomation）的缩写，一种使开发人应尝试将整个设计过程自动化的技术。

（12）功能仿真：

又称为前仿真（Pre-layoutSimulation）,目的是分析电路的逻辑关系的正确性。

（13）后仿真:

后仿真”指的是版图设计完成以后，将寄生参数、互连延迟反标到所提取的电路网表中进行仿

真，对电路进行分析，确保电路符合设计要求

（14）设计综合：

将设计的电路由高层次描述转述成优化的门级网表的过程。

（15）设计验证：

对电路（或系统）进行检查，以确定该电路（或系统）达到了规定的要求。

嵌入式系统的定义：

以应用为中心、以计算机技术为基础、软硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用计算机系统。

（16）嵌入式系统的组成：

嵌入式系统主要由嵌入式处理器、外围设备、嵌入式操作系统及应用软件等组成，它是集软硬件于一体的可独立工作的“器件”。

其中：

嵌入式处理器是嵌入式系统的核心部件，具有小型化、高效率、高可靠性、高集成度等特点。

外围设备是嵌入式系统中用于完成存储、通信、调试、显示等辅助功能的部件。

2、填空题

（1）NiosII处理器有三种运行模式：

_<用户模式>_,_<超级用户模式>_,_<调试模式>_。

（2）CyclonellFPGA支持串行配置器件的isp编程，该特性是通过__和

__利用JTAG接口实现的。

（3）在SOPCBuilder中，复位地址的偏移量是_<0x00>_,异常地址的偏移量是_<0x20>_。

（4）在NiosII的多处理器系统中，最常用的共享资源是_<存储器>_。

（5）根据Flash是否支持处理器的直接读操作，NiosII处理的bootloader分成两种模式：

_<_epcs_bootloader>_、__。

（6）用^C/oS-ll操作系统实现以太网与轻量IP功能的时候，以太网的中断号至少是_<8位>_。

（7）Altera公司的FPGA常用的配置方式：

__、__，—_。

（8）CyclonellFPGAh面集成的BlockRAM为M4K一个M4K勺大小是_<4kbit>_。

（9）使用Quartusll进行FPGAS计的开发流程是：

设计输入、_<综合>_、_<布局布线>_、仿真、_<下载>_。

（10）NiosIIIDE为软件开发提供了4个主要功能：

工程管理器、编辑器和编译器、调试器，_<下载器＞_。

（11）SOP（组件On-chipMemory可以用作RAM外卜，还可以设置成_＜ROM＞,甚至可以设置成双口存取。

（12）CyclonellEP2C35器件包含4个PLL,每个PLL均有_＜3＞_个输出。

其中第_＜3＞_个输出的驱动能力最强。

（13）基于微电子设计的电路通常包含有：

组合逻辑电路和_＜时序＞_逻辑电路。

（14）基于微电子设计的电路通常包含有：

_＜组合逻辑＞_电路和时序逻辑电路。

（15）SOC是_＜片上系统SystemonChip＞_的缩写，EDA是_＜电子设计自动化ElectronicDesignAutomation＞_的缩写。

（16）电子系统设计主要有_＜原理图输入法＞_和硬件描述语言设计方式，前者比较直观，形象，但通用可移植性弱；后者利用文本的形式描述和设计电路，常用的两种硬件描述语言是_＜VHDL_＞和_＜VerilogHDL＞_。

（17）现在集成电路设计主要采用硬件描述语言来描述自己的设计，然后利用EDA工具进行仿真和综合，转换成某种目标文件，然后利用ASIC实现。

请问综合的主要作用是_＜综合就是把硬件描述语言/原理图转换为综合网表的过程＞_。

（18）在基于EDA设计的技术中，有两种基本设计思路，一种是自顶向下的设计思路，一种是_＜自底向上＞_的设计思路。

（19）在过去的几十年中，数字电路设计技术发展迅速，经历了_＜小规模集成电路＞_、_＜中规模集成电路＞_，_＜大规模集成电路＞_，_＜超大规模集成电路＞_，直到今天的soc我们可以把一个完整的系统集成在一个芯片上。

（20）设计仿真具体分为_＜功能仿真（前仿真）＞_和_＜时序仿真（后仿真）＞_，前者对电路的RTL模型的仿真，不考虑信号的时延关系，而后者是对综合或布局布线的网表进行的仿真，考虑信号的时延关系。

3、选择题

（1）基于FPGA勺嵌入式系统，下面说法正确的是（D）

A.只有运行NiosII软核的FPGA系统才是嵌入式系统

B.基于FPGA勺嵌入式系统是在FPGA中运行可配置的软核

C•基于FPGA勺嵌入式系统主要特点是运行速度比其他嵌入式系统要快

D.基于FPGA勺嵌入式系统是FPGA最主要的应用方向

（2）对于FPGA芯片来讲，下列说法错误的是：

（C）

A.FPGA1现场可编程逻辑器件的缩写

B.FPGA勺内部可以集成DSPPowerPC等模块

C.FPGA1非易失性器件

D.FPGA勺内部逻辑可以反复修改

（3）下列不属于FPGA片内资源的是哪个？

（C）

A.PLL（锁相环）B.LUT（查找表）

C.NiosII软核处理器D.DSP处理模块

（4）下列关于SOPC勺说法正确的是：

（A）

A.SOPC系统可以对其结构进行修改，即可以说SOP（是永不过时的嵌入式系统。

B.NiosII是一种软核处理器，故可以任意修改其内部结构。

C.NiosII可以脱离FPGAS片单独运行。

D.SOPC系统具有体积小、快速灵活、低功耗等优点。

（5）下列可综合的VerilogHDL语句是：

（A）

A.！

==B.task

C.initialD.#delay

（6）下列VerilogHDL表达式中正确的是：

（B）

A.4'b001＜＜1=5'b00010；

B.！

4'b1011||!

4'b0000=1'b1

C.4'b1010&4'b1101=1'b1；

D.4'b1011&&4'b0100=4'b1111；

7）下列选项中哪个不是嵌入式系统软硬件划分的原则。

（A）

A.系统优化原则

B.资源利用率原则

C.性能原则

D.性价比原则

（8）Niosll的系统中SDRA的IP核时钟与系统全局时钟相差多少度？

（A）

A.-60度B.-50度

C.-70度D.-90度

（9）下列描述可以在FPGA中稳定运行的是：

（B）

A.状态机编码中采用二进制编码方式

B.在时钟上升沿到来时A的值由“1001”变为“0110”

C.大量采用异步电路设计

D.采用时钟的正负沿调整采样

（10）下列不属于FPGA应用范围的是（D）

A.信号处理B•智能应用

C•手持PDAD•超大屏幕显示

11）下列关于软核处理器的说法，正确的是（B）

A.软核处理器执行VHDL编写的程序

B.软核处理器是集成在FPGA中的模块

C.Niosll、Microblaze、PowerPCMIPS都属于软核处理器的范畴

D．Niosll软核可以修改它的指令和外设

12）下列说法正确的是（A）

A.lP核可以挂载到不同的总线上

B.系统中的IP核不支持VeriogHDL和VHDL昆合编写

C.同一个IP核在不同的FPGA中具有相同的性能

D.嵌入式软核处理器并不属于IP核的范畴

（13）关于SOPC勺说法，错误的是（B）

A.SOPC勺系统中至少包含一个NiosII软核

B.SOP（技术包含了嵌入式设计的全部，除了硬件PCB外，还包括处理器和实时多任务操作

系统（RTOS）

C.SOP（可以体现软硬件协同设计技术

D.如果FPGA中集成了硬核处理器，无论是否使用，系统都属于SOPC系统

（14）下列不属于FPGA片内资源的是（A）

A.高速串行收发器B.PLL（数字锁相环）

C.RAMD.FIFO（先进先出）

15）下面哪项不属于NiosII软核的可定制性（D）

A.可以修改基于NiosII的IP核B.提高或降低工作频率

C•增加或取消MM（内存管理单元）D.自定义NiosII指令

（16）关于FPGA勺配置问题下列说法的正确的是（A）

A.EPCS16勺容量是16Mb

B.FPGA仅支持EPCSE置

C.FPGA勺配置优先级最高的是EPCS

D.EPCSE置FPGA!

于PS（被动）方式

17）关于NiosII软核启动过程，下列说法错误的是（D）

A.NiosII软核的启动过程主要分为FPGA器件的配置和Niosll程序的加载

B.CFIFlash可以保存FPGA勺配置文件、Niosll程序和其他文件数据

C.FPGAE置文件（.sof）和Niosll程序（.elf）都可以保存在EPCS^

D.使用CFIFlash做为Niosll启动的器件时，FPGAE配置数据从CFIFlash读出并加载,然后执行Bootloader把保存的Niosll程序复制SDRA执行

（18）下列可以在FPGA中稳定运行的是（B）

A.在设计中同时存在大量同步和异步设计

B•状态机编码采用二进制码和独热码混合形式

C•使用很多已经验证好的IP核，但没有做整体的仿真

D.有的模块采用时钟上升沿，有的模块采用时钟下降沿

（19）下列哪项不是PLL锁相环的功能：

（A）

A.PLL可以优化时钟，故有效降低FPGA芯片的功耗。

B.PLL核是集成在FPGA内的硬IP核，故无论使用与否PLL都存在在FPGA中。

C.使用PLL可以有效减少时钟偏斜的现象

D.PLL可以调整时钟的频率，占空比，相位等

20）下列关于存储器的说法错误的是：

（D）

A.Norflash的的特点是写入数据慢读出数据快。

多用于存储指令。

B.所有的Flash存储器都存在“位交换”，故必须使用EDC/EC（算法以确保稳定性

C.Sram是静态随机存储器，一般读写速度很快但容量较小。

D.DDR是在SDRA的基础上提高一倍时钟。

（21）在FPGA设计中不属于软件硬件协同设计的是（C）

A．C2H（CtoHardware）硬件加速编译器

B•难于用软件实现的部分功能用硬件实现

C•在C程序中使用自定义外设的函数

D.根据顶层设计要求，合理划分软硬件结构

（22）下列关于VerilogHDL模块连接正确的是：

（C）

Module1

Module2（

.a（code1）

.clk

（clk）

.rst

（rst）

.b

（k1）

）;

A.a是顶层模块，code1是底层模块。

B.b是顶层模块，k1是底层模块。

C.Modulel是底层模块，Module2是顶层模块。

D.Module2的端口可以用reg类型定义

（23）下列不属于软核处理器的是：

（D）

A．Leon3B.OpenRisc1200

C.MicroblazeD.MIPS

（24）关于SystemC和SystemVerilog的说法正确的是（C）

A.SystemC适合顶层建模，SystemVerilog适合验证

B.SystemVerilog适合顶层建模，SystemC适合验证

C.SystemVerilog是Verilog的升级版本

D.SystemC可以直接转换为RTL代码

4、判断题（在题后括号内填入：

2/X）

（1）NiosII处理器是可以配置成16位或32位的处理器。

（F）

（2）Avalon接口是一个同步协议的接口，所以Avalon总线不能与异步设备连接。

（F）

（3）在SOP（设计中，SDRA控制器核与SDRA芯片之间需要PLL调整时钟相位。

（T）

（4）ANSIC数据类型不能明确地定义数据的宽度。

（T）

（5）在SOPCBuilder中Auto-AssignIRQs能做出最好的IRQ分配。

（F）

（6）在设计时可以将NiosII程序和FPGA配置数据同时存放在同一个Flash中，这就需要一个配置控制器来驱动Flash输出配置数据以完成FPGA勺配置。

（T）

（7）在SOPCBuilder中定义CPU的复位地址在Flash，而在NiosllIDE中程序被连接到Flash之外的存储器，那么elf2flash实用程序将在用户程序前插入一个Boot-copier。

（T）

8）NiosII的定时器计数模式有两种，一种是单次减1，另外一种是连续减1。

（T）

9）通常处理器的异常地址都是固定的，但是NiosII处理器的异常地址是可以配置的。

（T）（10）NiosllIDE不能使用asm/C/C++昆合编程。

（F）

11）NiosII系统结构中有32个32位的通用寄存器，8个32位控制寄存器。

（F）

12）Avalon接口是一个同步协议的接口。

（T）

（13）在较高频率下SDRA控制器核与SDRAM芯片之间需要PLL调整时钟相位。

（T）

14）NiosII的定时器控制器的特性之一是具有增1、减1两种计数模式。

（F）

（15）在Quartusll编译之前，对FPGA未使用的引脚一般要设置成Asinputtri-stated。

（T）

（16）Flash的数据总线是三态的，NiosllCPU与Flash相连接时需要Avalon三态总线桥。

（T）

（17）在SOPCBuilder中定义CPU勺复位地址在Flash，而在NiosllIDE中用户程序被连接Flash之外的地址，那么elf2flash实用程序将在用户程序前插入一个Boot-copier。

（T）

（18）对于SDRAMS制器的数据引脚，可以与OUTPU属性的引脚相连，也可以与BIDIR属性的引脚相连。

（F）

19）SOPCBuilder提供了一个组件编辑器，一个典型的组件主要有三部分组成：

硬件文件、软件文件和组件描述文件三部分组成。

（T）

（20）system.h头文件对SOPCM件进行了软件的描述。

（T）

21）组合逻辑的输出不受输入信号的变化而变化。

（F）

（22）ASIC比FPGA勺设计流程长，但却有批量的价格优势。

（F流程短）

23）在verilog语言电路设计中，若某信号定义为reg变量，哪么它一定是一个触发器的输出信号。

（F寄存器）

（24）在仿真电路中，_'timescale1us/1ns伪指令定义了仿真电路的时间单位是1us。

（T时

延单位为1us,时延精度为1ns）

25）在verilog语言电路设计中，always语句块不可以描述组合电路，因为always语句块中的输出信号必须定义为reg变量。

（F）

26）在verilog电路设计中，如果一个reg类型变量，在多个always语句块中被赋值，如果仿真时没有发现设计有问题，那么逻辑综合也就不会出问题。

（F）

27）在Verilog电路设计中要避免使用循环语句，因为这些语句是不可逻辑综合的。

（F）

28）在数字电路设计中，不要用多级逻辑产生的时钟，这样的时钟容易有毛刺，导致存储元件不能正确锁存数据。

（T）

5、问答题/论述题

EDA技术的含义和内容是什么？

答：

电子设计自动化

（1）实现载体大规模可编程逻辑器件可编程逻辑器件（简称PLD）是一种由用户编程以实现某种逻辑功能的新型逻辑器件。

（2）表达方式硬件描述语言（标准化高）VHDL、VerilogHDL、ABEL

（3）EDA软件开发工具

（4）硬件下载验证

比较电子系统传统设计方法和采用EDA技术设计方法的区别。

答：

传统方法

（1）.从下至上

（2）.通用的逻辑元、器件

（3）系统硬件设计的后期进行仿真和调试

（4）.主要设计文件是电原理图EDA方法

1.自上至下

2.可编程逻辑器件

3•系统设计的早期进行仿真和修改

4多种设计文件，发展趋势以HDL描述文件为主

5•降低硬件电路设计难度

EDA技术有哪些突出的优点？

答：

1采用自顶向下的方法

2采用系统早期仿真

3多种设计描述方式

4高度集成化的eda开发系统

5PLD在系统编程能力

6可实现单片系统集成减少产品体积重量减低成本

7提高产品可靠性

8提高保密性和竞争能力

9降低产品功耗提高电子产品的工作速度

你认为EDA技术的核心是什么？

请详细说明理由。

答：

逻辑综合是EDA技术的核心，它是将高层次描述自动转换为低层次描述的过程。

可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件，综合后的结果可以为硬件系统所接受。

一个电子系统可由单片机技术实现，也可由EDA技术实现，请比较两种方案各自的特点

答：

EDA是用以描述各类硬件的就像可以描述单片机也可以描述译码器计数器等，它的造价较高但可

以实现许多硬件的仿真，但因此实用性就低了。

而单片机则专门用于控制，相对造价便宜程序简单，所以一般的电子系统不使用EDA。

Altera器件有哪些类型？

各自特点是什么？

CycloneII系列的FPGA器件的主要组成部分是什么？

FPGA芯片中的LE、LUT代表什么含义，其作

用是什么？

答：

CycloneII器件容量有4608~68416个逻辑单元，还具有新的增强特性，包括多达1.1Mbit的嵌入存储器、多达150个嵌入18X18乘法器、锁相环、支持外部存储器接口及差分和单端I/O标准

ISP有什么意义？

CPLD和FPGAt什么差异？

在实际应用中各有什么特点？

答：

一.结构上的不同：

FPGA:

（现场可编程门阵列）

1）内部互联结构由多种长度的连线资源组成，每次布线的延迟可不同，属统计型结构；

2）逻辑单元主体由静态存储器（SRAM）构成的函数发生器（即查找表）,通过查找表可实现逻辑函数功能；

3）采用SRAM工艺，含查找表逻辑单元.CPLD:

复杂可编程逻辑器件

1）内部互联结构由固定长度的连线资源组成，布线的延迟确定，属定型结构；

2）（实现逻辑功能的基本单元不同）

CPLD由与或阵列组成,FPGA:

FPGA查找表.

3）采用EEPRO工艺任意一个逻辑组合都可以用”与-或”表达式来描述，能实现大量的逻辑功能.

二.集成度不同

CPLDEEPROM500—50000门（颗粒大，容量有限。

）

FPGASRAM1K1千万门（颗粒小，容量较大，目前可达上几千万门）

三使用范围不同:

CPLD逻辑能力强,而寄存器少（1K左右）,适用于控制密集型系统，FPGA逻辑能力较弱，但寄存器多（100K），适用于数据密集型系统；四.使用方法的不同（生产工艺不同）

FPGA采用RAM工艺;需用专门的ROM进行数据配置.CPLD采用CMOSEEPROM工艺，可电擦除、可重复编程。

1）可编程器件是如何分类的？

2）Altera新型系列可编程器件的内部结构有哪些变化？

（3）如何评价器件内部的大容量存储器和DSP块？

（4）有哪些器件系列支持NiosU嵌入式处理器？

（5）QuartusU软件有哪些主要的设计特性？

（6）QuartusU软件有几种设计流程，各流程之间的关系如何？

（7）QuartusU软件有几种设计输入方法？

如何生成自己的功能模块？

8）在全编译过程中，各功能模块有哪些设置特点？

如何从编译报告中查看设计性能？

9）功能仿真与时序仿真有什么区别？

如何正确查看这两种仿真结果的波形？

（10）在QuartusU软件中如何进行设计的引脚分配？

11）如何选择编程硬件？

如何改变器件的编程模式？

（12）结合第2章内容考虑，QuartusU软件是如何实现与第三方EDA工具接口的？

（13）当在ModelSim软件中进行设计仿真时，为什么不能直接在Windows资源管理器中建立设计仿真库，而必须在ModelSim中使用菜单操作或使用vlib、vmap命令完成？

（14）如何在ModelSim软件中设置Altera仿真库？

（15）在QuartusU软件中如何设置后台调用第三方综合、仿真工具？

（16）比较说明NiosU相对第一代Nios有哪些特点和优势？

（17）简述NiosU嵌入式系统的开发流程。

（18）什么是SOP（技术？

它的基本特征有哪些?

（19）SOPCBuilder有哪些功能特点？

（20）查看所安装的SOP